CMMB中LDPC译码器的研究和仿真实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-15页 |
| ·研究背景与现状 | 第7-12页 |
| ·国外研究综述 | 第7-9页 |
| ·LDPC研究综述 | 第9-10页 |
| ·国内对CMMB的研究 | 第10-11页 |
| ·国内对LDPC码的研究 | 第11-12页 |
| ·数字通信与信道编码 | 第12-13页 |
| ·本文的主要工作 | 第13-15页 |
| ·研究主要内容 | 第13-14页 |
| ·研究方法 | 第14-15页 |
| 第二章 线性分组码相关理论 | 第15-25页 |
| ·信道编码及差错控制编码 | 第15-17页 |
| ·信道编码概念 | 第15页 |
| ·差错控制编码的分类 | 第15-16页 |
| ·常用差错控制方法 | 第16-17页 |
| ·线性码与线性分组码 | 第17-23页 |
| ·线性码及线性分组码的定义 | 第17页 |
| ·线性分组码的校验矩阵 | 第17-19页 |
| ·线性分组码的生成矩阵与典型生成矩阵 | 第19-20页 |
| ·线性分组码生成矩阵的性质 | 第20-21页 |
| ·线性分组码的基本原理 | 第21-23页 |
| ·SHANNON信道编码定理与SHANNON限 | 第23-25页 |
| 第三章 LDPC码的构造方法 | 第25-37页 |
| ·LDPC码的基本概念及原理 | 第25-28页 |
| ·LDPC码概述 | 第25-26页 |
| ·LDPC码的定义及校验矩阵 | 第26-27页 |
| ·LDPC码的Tanner图表示法 | 第27-28页 |
| ·LDPC码的校验矩阵构造方法 | 第28-33页 |
| ·Gallager构造法 | 第28-29页 |
| ·Mackay构造法 | 第29-30页 |
| ·半随机构造法 | 第30页 |
| ·结构化构造法 | 第30-33页 |
| ·LDPC码的编码方法 | 第33-37页 |
| ·传统编码法 | 第33-34页 |
| ·RU编码法 | 第34-37页 |
| 第四章 LDPC码译码算法分析研究 | 第37-51页 |
| ·硬判决译码算法分析 | 第37-40页 |
| ·BF译码算法 | 第37-39页 |
| ·KLF加权比特翻转算法 | 第39页 |
| ·LP加权比特翻转算法 | 第39-40页 |
| ·软判决译码算法分析 | 第40-43页 |
| ·概率域BP算法 | 第40-41页 |
| ·对数似然比BP算法 | 第41-42页 |
| ·最小和BP译码算法 | 第42-43页 |
| ·算法效率仿真 | 第43-51页 |
| ·LDPC码译码仿真系统结构及仿真流程 | 第43-45页 |
| ·硬判决BF译码算法仿真 | 第45-46页 |
| ·软判决译码算法仿真 | 第46-47页 |
| ·MATLAB最小和算法仿真过程 | 第47-51页 |
| 第五章 基于CMMB的LDPC译码器的设计与实现 | 第51-63页 |
| ·译码器设计环境与主要步骤 | 第51-53页 |
| ·CMMB标准中校验矩阵的构造 | 第51-52页 |
| ·LDPC译码器的设计步骤 | 第52-53页 |
| ·LDPC译码器的总体设计 | 第53-55页 |
| ·LDPC译码器的详细设计 | 第55-58页 |
| ·校验节点更新模块的详细设计 | 第55-56页 |
| ·比特节点更新模块的详细设计 | 第56-57页 |
| ·存储器的选用 | 第57页 |
| ·判决输出模块的详细设计 | 第57-58页 |
| ·CMMB码率选择与时序详细设计 | 第58页 |
| ·LDPC译码器实现过程 | 第58-63页 |
| ·译码器的整体实现 | 第58-59页 |
| ·校验节点更新模块的实现 | 第59页 |
| ·比特节点更新模块的实现 | 第59-60页 |
| ·存储器模块 | 第60-61页 |
| ·判决模块的实现 | 第61-63页 |
| 第六章 结论 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
