基于IEC61850-9-2标准合并单元的研究与设计
| 摘要 | 第1-8页 |
| Abstract | 第8-9页 |
| 插图索引 | 第9-10页 |
| 附表索引 | 第10-11页 |
| 第1章 绪论 | 第11-17页 |
| ·课题选题背景及研究意义 | 第11-13页 |
| ·国内外研究现状 | 第13-15页 |
| ·课题的研究内容和研究目标 | 第15-16页 |
| ·研究内容 | 第15页 |
| ·研究目标 | 第15-16页 |
| ·本文的结构 | 第16-17页 |
| 第2章 合并单元模型和通信服务映射研究 | 第17-32页 |
| ·IEC61850综述 | 第17-22页 |
| ·IEC61850标准的概述 | 第17-18页 |
| ·IEC61850标准的几个重要术语 | 第18-19页 |
| ·IEC61850标准的核心技术要素 | 第19-20页 |
| ·基于IEC61850变电站自动化系统接口模型 | 第20-22页 |
| ·合并单元简介 | 第22-24页 |
| ·合并单元定义 | 第22页 |
| ·合并单元的通信方式 | 第22-24页 |
| ·合并单元的通信特点 | 第24页 |
| ·合并单元模型构建 | 第24-26页 |
| ·合并单元采样值传输服务映射 | 第26-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 合并单元硬件系统设计 | 第32-52页 |
| ·系统整体结构 | 第32页 |
| ·FPGA及SOPC设计流程 | 第32-34页 |
| ·FPGA设计流程 | 第32-34页 |
| ·SOPC系统设计流程 | 第34页 |
| ·主要芯片选型 | 第34-36页 |
| ·FPGA芯片选型 | 第34-35页 |
| ·以太网接口芯片选型 | 第35-36页 |
| ·同步采样模块 | 第36-39页 |
| ·秒脉冲识别模块 | 第36-37页 |
| ·同步采样信号的产生 | 第37页 |
| ·异常信号的处理 | 第37页 |
| ·同步模块的实现 | 第37-39页 |
| ·数据采集处理模块 | 第39-45页 |
| ·曼彻斯特解码 | 第39-42页 |
| ·信号处理 | 第42-45页 |
| ·数据发送模块的硬件系统设计 | 第45-51页 |
| ·以太网接口设计 | 第45-46页 |
| ·以太网MAC IP控制器的设计 | 第46页 |
| ·基于NiosⅡ的CPU系统的设计 | 第46-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 合并单元软件系统设计 | 第52-60页 |
| ·NIOs Ⅱ IDE及其开发流程简介 | 第52页 |
| ·Nios Ⅱ IDE | 第52页 |
| ·Nios Ⅱ IDE开发流程 | 第52页 |
| ·软件系统的设计 | 第52-59页 |
| ·ASN.1基本编码规则(BER)概述 | 第54-55页 |
| ·基于IEC61850的以太网帧的编码 | 第55-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 实验与分析 | 第60-64页 |
| ·软件仿真 | 第60-61页 |
| ·试验方案的设计 | 第61-62页 |
| ·实验结果及分析 | 第62-63页 |
| ·FPGA资源利用率 | 第63页 |
| ·本章小结 | 第63-64页 |
| 结论与展望 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-70页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第70页 |
