| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·信道编码技术简介 | 第7页 |
| ·Turbo 码的研究现状 | 第7-10页 |
| ·LTE 系统简介 | 第10-11页 |
| ·本文结构安排 | 第11-13页 |
| 第二章 Turbo 码编译码原理 | 第13-25页 |
| ·Turbo 码编码原理 | 第13-16页 |
| ·传输块分段与 CRC | 第13-14页 |
| ·Turbo 编码算法 | 第14-15页 |
| ·编码器的终止与归零 | 第15-16页 |
| ·Turbo 码内交织器 | 第16页 |
| ·速率匹配原理 | 第16-18页 |
| ·子块交织 | 第16-17页 |
| ·比特收集与选择 | 第17-18页 |
| ·Turbo 码译码原理 | 第18-24页 |
| ·APP 译码器 | 第18-19页 |
| ·MAP 算法 | 第19-23页 |
| ·Log-MAP 算法 | 第23-24页 |
| ·Max-Log-MAP 算法 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 Turbo 码的译码算法及高速译码技术 | 第25-47页 |
| ·Turbo 码的性能分析 | 第25-27页 |
| ·译码迭代次数 | 第25页 |
| ·内交织器深度 | 第25-27页 |
| ·码率 | 第27页 |
| ·Turbo 译码算法研究 | 第27-35页 |
| ·线性 Log-MAP 算法 | 第28-30页 |
| ·SF 算法 | 第30-31页 |
| ·基于 Chebyshev 不等式的等效 Log-MAP 算法 | 第31-33页 |
| ·改进的 Chebyshev 算法 | 第33-34页 |
| ·CRC 辅助的混合译码算法 | 第34-35页 |
| ·LTE 系统高速 Turbo 译码技术 | 第35-45页 |
| ·基-4 MAP 算法 | 第35-39页 |
| ·并行分块译码技术 | 第39-41页 |
| ·并行 QPP 交织器 | 第41-44页 |
| ·仿真与吞吐率计算 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 系统的 FPGA 设计与实现 | 第47-75页 |
| ·CRC 模块的 FPGA 实现 | 第47-48页 |
| ·CRC 编码器的 FPGA 设计 | 第47-48页 |
| ·CRC 译码器的 FPGA 设计 | 第48页 |
| ·Turbo 编码器的 FPGA 实现 | 第48-54页 |
| ·分量编码器的设计 | 第49-50页 |
| ·交织器的设计 | 第50-51页 |
| ·编码器的工作过程 | 第51-54页 |
| ·Turbo 译码器的 FPGA 实现 | 第54-66页 |
| ·译码器软信息位宽的确定 | 第54-55页 |
| ·关键运算单元的设计 | 第55-59页 |
| ·SISO 译码器的设计 | 第59-61页 |
| ·Turbo 译码器的设计与优化 | 第61-66页 |
| ·Modelsim 仿真、ISE 综合与 Xilinx 芯片下载测试 | 第66-73页 |
| ·Turbo 编译码器的 Modelsim 功能仿真 | 第66页 |
| ·Turbo 编译码器的逻辑综合与静态时序分析 | 第66-67页 |
| ·基于 Xilinx 芯片的下载测试 | 第67-73页 |
| ·本章小结 | 第73-75页 |
| 第五章 总结与展望 | 第75-77页 |
| ·论文总结 | 第75-76页 |
| ·未来工作展望 | 第76-77页 |
| 附录 A | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-87页 |
| 作者在读期间参与项目 | 第87页 |
| 研究成果 | 第87-88页 |
