基于FPGA的多格式视频叠加处理器的设计与验证
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7页 |
| ·国内外现状 | 第7-8页 |
| ·本论文的内容结构安排 | 第8-11页 |
| 第二章 多格式视频工作机制及 FPGA 技术 | 第11-23页 |
| ·视频工作模式 | 第11-13页 |
| ·视频同步 | 第11页 |
| ·逐行扫描和隔行扫面 | 第11-13页 |
| ·支持的视频格式 | 第13-14页 |
| ·ITU-R BT.656-4 标准 | 第14-17页 |
| ·SMPTE 296M-2001 标准 | 第17页 |
| ·VESA 标准 | 第17-19页 |
| ·FPGA 技术 | 第19-22页 |
| ·FPGA 概述 | 第19-20页 |
| ·FPGA 设计流程 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 多格式视频叠加处理器的设计 | 第23-55页 |
| ·总体设计 | 第23-25页 |
| ·特性 | 第23页 |
| ·系统架构及工作原理 | 第23-25页 |
| ·存储器选择和带宽计算 | 第25页 |
| ·寄存器模块 | 第25-29页 |
| ·视频输入 0 路配置寄存器 | 第25-26页 |
| ·视频输入 1 路配置寄存器 | 第26-27页 |
| ·控制寄存器 | 第27-28页 |
| ·叠加配置寄存器 | 第28页 |
| ·软复位寄存器 | 第28-29页 |
| ·视频输入模块 | 第29-39页 |
| ·滤波模块 | 第30-31页 |
| ·电脑制式视频格式检查及视频数据接收模块 | 第31-33页 |
| ·电视制式视频格式检查及视频数据接收模块 | 第33-35页 |
| ·采样格式转换及颜色空间转换模块 | 第35-38页 |
| ·数据位宽转换模块 | 第38-39页 |
| ·视频叠加模块 | 第39-45页 |
| ·视频叠加功能与原理 | 第39-42页 |
| ·视频叠加实现 | 第42-45页 |
| ·异步 FIFO | 第45-47页 |
| ·异步 FIFO 功能与原理 | 第45-46页 |
| ·异步 FIFO 实现 | 第46-47页 |
| ·视频输出模块 | 第47-53页 |
| ·电脑制式视频格式组帧输出模块 | 第48-49页 |
| ·颜色空间转换及采样格式转换模块 | 第49-51页 |
| ·电视制式视频格式组帧输出模块 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 第四章 多格式视频叠加处理器的验证 | 第55-71页 |
| ·验证方案设计 | 第55-58页 |
| ·IP/模块级验证 | 第58-64页 |
| ·系统级虚拟仿真验证 | 第64-68页 |
| ·FPGA 原型验证 | 第68-69页 |
| ·本章小结 | 第69-71页 |
| 第五章 总结与展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-78页 |
