| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 引言 | 第11-15页 |
| ·课题的研究意义和发展现状 | 第11-12页 |
| ·课题研究目标及主要内容 | 第12-13页 |
| ·本文内容安排 | 第13-15页 |
| 第二章 系统总体方案选择与设计 | 第15-28页 |
| ·基本理论介绍和方案设计 | 第15-20页 |
| ·基本理论介绍 | 第15-16页 |
| ·高速采样方案研究 | 第16-18页 |
| ·高速数据流接收与存储方案研究 | 第18-20页 |
| ·系统硬件方案设计 | 第20-26页 |
| ·硬件系统整体设计 | 第20-21页 |
| ·时钟电路模块设计方案 | 第21-22页 |
| ·模拟通道设计方案 | 第22页 |
| ·CPCI 接口电路设计方案 | 第22-23页 |
| ·FPGA 芯片选型和 BANK 分配方案 | 第23-26页 |
| ·系统逻辑方案设计 | 第26-28页 |
| 第三章 CPCI 总线的高速数据采集处理模块硬件设计 | 第28-46页 |
| ·模拟通道部分电路设计 | 第28-36页 |
| ·阻抗匹配、衰减网络、放大电路设计 | 第28-31页 |
| ·无源抗混叠滤波器的设计 | 第31-33页 |
| ·差分放大电路的设计 | 第33-35页 |
| ·高速数据采集电路设计 | 第35-36页 |
| ·时钟电路和电源模块电路设计 | 第36-38页 |
| ·CPCI 接口电路设计 | 第38-40页 |
| ·PCI9054 接口芯片简介 | 第38-39页 |
| ·CPCI 接口电路设计 | 第39-40页 |
| ·数据存储单元与 FPGA 接口电路设计 | 第40-43页 |
| ·DDR2 SDRAM 简介 | 第40-41页 |
| ·数据存储单元与 FPGA 接口电路设计 | 第41-43页 |
| ·PCB 电路板设计 | 第43-46页 |
| 第四章 CPCI 总线的高速数据采集处理模块逻辑设计 | 第46-80页 |
| ·CPCI 本地总线接口逻辑设计 | 第46-51页 |
| ·CPCI 本地地址空间映射 | 第46-47页 |
| ·CPCI 本地总线接口逻辑实现 | 第47-51页 |
| ·高速数据流接收和采集控制逻辑设计 | 第51-55页 |
| ·高速数据接收逻辑设计 | 第51-53页 |
| ·信号调理通道控制和芯片配置逻辑设计 | 第53-55页 |
| ·DDR2 SDRAM SODIMM 控制器设计 | 第55-66页 |
| ·DDR2 参数与命令 | 第55-56页 |
| ·DDR2 SDRAM 控制器总体设计 | 第56-58页 |
| ·SPD 信息处理模块设计 | 第58-60页 |
| ·初始化模块实现 | 第60-62页 |
| ·DDR2 SDRAM 主控逻辑实现 | 第62-65页 |
| ·地址命令产生和数据通道模块逻辑设计 | 第65-66页 |
| ·数据信号处理逻辑设计 | 第66-79页 |
| ·数字滤波逻辑设计 | 第66-74页 |
| ·过采样逻辑设计 | 第74-79页 |
| ·本章小结 | 第79-80页 |
| 第五章 系统测试与验证 | 第80-90页 |
| ·实验平台搭建 | 第80-81页 |
| ·系统硬件调试 | 第81-86页 |
| ·模拟通道调试 | 第81页 |
| ·DDR2 SDRAM 控制器调试 | 第81-83页 |
| ·CPCI 通信接口模块调试 | 第83-86页 |
| ·系统整体调试 | 第86-87页 |
| ·调试中出现的问题和解决方法 | 第87-90页 |
| 第六章 结论与展望 | 第90-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-94页 |
| 附录 | 第94-95页 |
| 攻读硕士学位期间的成果 | 第95-96页 |