| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·引言 | 第7-8页 |
| ·研究背景及发展现状 | 第8-11页 |
| ·本文的主要工作 | 第11-12页 |
| 2 并行雷达信号处理器方案论证和选择 | 第12-25页 |
| ·芯片的选择 | 第12-19页 |
| ·DSP芯片选择 | 第12-13页 |
| ·ADSP-TS201S介绍 | 第13-18页 |
| ·FPGA芯片选择 | 第18-19页 |
| ·并行雷达信号处理器方案的研究 | 第19-23页 |
| ·并行DSP的簇总线连接 | 第19页 |
| ·并行DSP的点对点链路口连接 | 第19-21页 |
| ·已有4片TS201的并行处理器结构 | 第21-23页 |
| ·并行雷达信号处理器方案的选择 | 第23-25页 |
| 3 基于TS201的雷达信号处理器的硬件设计 | 第25-53页 |
| ·簇内共享总线接口设计 | 第25-27页 |
| ·存储器设计 | 第27-30页 |
| ·SDRAM设计 | 第27-30页 |
| ·FLASH设计 | 第30页 |
| ·链路口(LINKPORT)设计 | 第30-33页 |
| ·DSP之间的链路口设计 | 第31-32页 |
| ·DSP与FPGA之间的链路口设计 | 第32-33页 |
| ·FPGA电路设计 | 第33-46页 |
| ·FPGA与cPCI主机接口 | 第33-38页 |
| ·Rocket IO接口设计 | 第38-42页 |
| ·FPDF接口设计 | 第42-45页 |
| ·RS232接口设计 | 第45-46页 |
| ·系统电源设计 | 第46-49页 |
| ·系统时钟和复位设计 | 第49-51页 |
| ·时钟电路设计 | 第49-50页 |
| ·复位电路设计 | 第50-51页 |
| ·JTAG设计 | 第51-53页 |
| 4 信号处理器软件设计 | 第53-62页 |
| ·调频体制的雷达原理 | 第53-54页 |
| ·LFM信号处理过程 | 第54-58页 |
| ·基于TS201并行DSP板的线性调频信号处理软件实现 | 第58-62页 |
| ·数据分配 | 第58-60页 |
| ·信号处理过程 | 第60页 |
| ·结果数据回传 | 第60-62页 |
| 结论 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-65页 |