基于FPGA的数据控制与处理系统的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·课题来源及研究的目的和意义 | 第7-8页 |
| ·国内外研究现状 | 第8-10页 |
| ·数据采集技术的发展 | 第8-9页 |
| ·FFT的发展 | 第9-10页 |
| ·本论文主要研究内容 | 第10-11页 |
| 2 FPGA技术概述 | 第11-14页 |
| ·可编程逻辑器件的发展史 | 第11-12页 |
| ·STRATIX FPGA系列器件概述 | 第12页 |
| ·VERILOG HDL语言简介 | 第12页 |
| ·QUARTUSⅡ简介 | 第12-13页 |
| ·流水线设计简介 | 第13-14页 |
| 3 FFT整体方案选择 | 第14-20页 |
| ·FFT数学理论及算法 | 第14-18页 |
| ·快速傅里叶变换原理 | 第14-15页 |
| ·基4算法讨论 | 第15-18页 |
| ·FFT设计方案选择 | 第18-20页 |
| ·FFT整体结构选择 | 第18页 |
| ·Radix蝶型算法选择 | 第18-19页 |
| ·RAM的选择 | 第19-20页 |
| 4 FFT具体模块设计 | 第20-42页 |
| ·FFT整体结构设计 | 第20页 |
| ·蝶形单元设计 | 第20-29页 |
| ·CORDIC算法简介 | 第21-23页 |
| ·CORDIC算法与FFT复乘运算的关系 | 第23-25页 |
| ·模校单元的设计 | 第25页 |
| ·角度旋转单元的设计 | 第25-27页 |
| ·CORDIC的旋转系数 | 第27-28页 |
| ·CORDIC复乘单元时序仿真结果 | 第28页 |
| ·CORDIC复乘运算误差分析 | 第28-29页 |
| ·数据同步处理 | 第29-30页 |
| ·复数加法单元的设计 | 第30-31页 |
| ·双端口RAM的设计 | 第31-33页 |
| ·地址发生单元的设计 | 第33-38页 |
| ·FFT数据存取规律分析 | 第33-34页 |
| ·RAM地址发生器的设计 | 第34-37页 |
| ·ROM及其地址发生器的设计 | 第37-38页 |
| ·控制单元的设计 | 第38-39页 |
| ·衰减单元的设计 | 第39-40页 |
| ·仿真结果 | 第40-42页 |
| 5 数据采集接口电路的设计 | 第42-55页 |
| ·数字采集板简介 | 第42-45页 |
| ·器件简介 | 第42-43页 |
| ·工作流程 | 第43-45页 |
| ·PC/104总体读写时序分析 | 第45-48页 |
| ·PC/104总线简介 | 第45页 |
| ·PC/104总线接口信号说明 | 第45-47页 |
| ·PC/104总线16位I/O端口读周期 | 第47页 |
| ·PC/104总线16位I/O端口写周期 | 第47-48页 |
| ·接口控制电路的FPGA设计 | 第48-55页 |
| ·地址译码单元的设计 | 第48-51页 |
| ·地址发生单元的设计 | 第51-55页 |
| 6 结论 | 第55-57页 |
| ·设计回顾 | 第55页 |
| ·设计展望 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-59页 |
