| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第1章绪论 | 第11-16页 |
| ·概述 | 第11-12页 |
| ·本课题的研究背景 | 第12-14页 |
| ·本文的研究目的、主要内容和创新点 | 第14-15页 |
| ·论文的内容安排 | 第15-16页 |
| 第2章 CPO单元的总体设计要求 | 第16-25页 |
| ·CPO单元需要实现的指令 | 第16-18页 |
| ·MIPS的指令集 | 第16-17页 |
| ·需要实现的指令 | 第17-18页 |
| ·CPO单元中所需要实现的寄存器 | 第18-24页 |
| ·与TLB相关的寄存器的设计要求 | 第18-20页 |
| ·与CPU状态相关的寄存器 | 第20-22页 |
| ·与异常处理相关的寄存器 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 CPO单元中关于虚实地址转换的设计 | 第25-37页 |
| ·MIPS结构中的三种操作模式 | 第25-28页 |
| ·地址转换后备缓冲存储器 | 第28-31页 |
| ·指令地址转换后备缓冲存储器 | 第29页 |
| ·数据地址转换后备缓冲存储器 | 第29页 |
| ·联合地址转换后备缓冲存储器 | 第29-31页 |
| ·虚拟地址向物理地址的转换 | 第31-32页 |
| ·相关寄存器的结构设计 | 第32-36页 |
| ·整体结构 | 第33-34页 |
| ·对EntryHi、EntryLoO、EnrtyLol寄存器的结构设计 | 第34-35页 |
| ·BadVAddr寄存器的结构设计 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 CPO单元中精确异常处理的设计 | 第37-58页 |
| ·MIPS结构下的异常 | 第37-38页 |
| ·异常分类 | 第37-38页 |
| ·精确异常处理机制 | 第38页 |
| ·异常检测与异常流水线 | 第38-41页 |
| ·精确异常处理机制 | 第41-43页 |
| ·操作模式 | 第42页 |
| ·精确异常处理的流程 | 第42-43页 |
| ·异常类型及详细处理流程 | 第43-49页 |
| ·异常类型详细说明 | 第43-46页 |
| ·异常处理详细说明 | 第46-49页 |
| ·异常处理的具体设计 | 第49-56页 |
| ·异常编码流水线设计 | 第50-51页 |
| ·写CPO寄存器 | 第51-55页 |
| ·保存异常指令地址 | 第55-56页 |
| ·异常服务子程序入口地址 | 第56页 |
| ·本章小结 | 第56-58页 |
| 第5章 CPO单元的全定制物理设计与实现 | 第58-87页 |
| ·标准单元设计法与全定制设计法 | 第58-62页 |
| ·集成电路芯片的设计流程 | 第58-60页 |
| ·标准单元设计 | 第60-61页 |
| ·全定制设计 | 第61-62页 |
| ·控制部分的设计与实现 | 第62-65页 |
| ·控制部分与数据通道的划分 | 第62-63页 |
| ·控制部分的标准单元设计 | 第63-65页 |
| ·数据通道的全定制设计与实现 | 第65-85页 |
| ·数据通道的电路设计 | 第65-76页 |
| ·具体电路实现 | 第67-70页 |
| ·电路仿真 | 第70-71页 |
| ·LogicalEffort理论在电路设计中的应用 | 第71-74页 |
| ·电路中的功耗优化 | 第74-76页 |
| ·数据通道的全定制版图设计 | 第76-85页 |
| ·数据通道的版图规划 | 第76-79页 |
| ·数据通道的版图设计 | 第79-81页 |
| ·版图中的功耗优化 | 第81-82页 |
| ·版图的验证 | 第82-85页 |
| ·控制部分与数据通道的集成与验证 | 第85-86页 |
| ·逻辑层次 | 第85-86页 |
| ·电路层次 | 第86页 |
| ·版图层次 | 第86页 |
| ·本章小结 | 第86-87页 |
| 第6章 总结和展望 | 第87-91页 |
| ·结论与经验 | 第87-88页 |
| ·展望 | 第88-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-94页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第94页 |