| 第一章 绪论 | 第1-9页 |
| ·选题背景 | 第6-7页 |
| ·课题研究的主要内容 | 第7-8页 |
| ·课题的仿真测试环境 | 第8-9页 |
| 第二章 WishBone 总线扩充 | 第9-21页 |
| ·WishBone 总线介绍 | 第9-10页 |
| ·CPU 引脚说明 | 第10-11页 |
| ·MOESI 协议 | 第11-13页 |
| ·MOESI 协议状态说明 | 第11页 |
| ·MOESI 状态转化规则 | 第11-13页 |
| ·WishBone 总线周期标示及信号扩充 | 第13-14页 |
| ·总线监听周期事务设计 | 第14-21页 |
| ·读不命中情况 | 第14-16页 |
| ·作为从设备响应周期 | 第16-18页 |
| ·写不命中情况 | 第18页 |
| ·写命中情况 | 第18-19页 |
| ·回写主存情况 | 第19-21页 |
| 第三章 DDR SDRAM 内存控制器设计 | 第21-45页 |
| ·DDR SDRAM 内存概述 | 第21-22页 |
| ·DRAM 结构 | 第22-23页 |
| ·SAMSUNG DDR SDRAM 外部接口以及扩展设计 | 第23-27页 |
| ·DDR SDRAM 外部接口说明 | 第23-26页 |
| ·DDR SDRAM 扩展设计 | 第26-27页 |
| ·SAMSUNG DDR SDRAM 状态机转换及相关过程 | 第27-35页 |
| ·SAMSUNG DDR SDRAM 状态机 | 第27-29页 |
| ·上电与初始化顺序 | 第29-30页 |
| ·MRS(模式寄存器设置命令) | 第30-31页 |
| ·EMRS(扩展模式寄存器设置命令) | 第31-32页 |
| ·PRECHARG(预充电) | 第32页 |
| ·ROW ACTIVE(行激活) | 第32页 |
| ·AUTO REFRESH(自动刷新) | 第32-33页 |
| ·SELF REFRESH(自刷新) | 第33页 |
| ·POWER DOWN(下电) | 第33-34页 |
| ·READ BANK(读命令) | 第34页 |
| ·READ WITH AUTO PRECHARGE(预充电读命令) | 第34页 |
| ·WRITE BANK(写命令) | 第34-35页 |
| ·WRITE WITH AUTO PRECHARGE(预充电写命令) | 第35页 |
| ·DDR SDRAM 控制器设计 | 第35-45页 |
| ·DDR SDRAM 功能描述 | 第36-37页 |
| ·信号注释 | 第37-38页 |
| ·时序约束条件 | 第38-39页 |
| ·State_machine 模块逻辑功能实现原理描述 | 第39-41页 |
| ·数据选通模块Data_path 逻辑功能实现原理描述 | 第41-45页 |
| 第四章 仿真测试 | 第45-51页 |
| ·仿真环境 | 第45-48页 |
| ·仿真的软硬件环境 | 第45-46页 |
| ·以及全定制的简介 | 第46-47页 |
| ·逻辑设计流程 | 第47-48页 |
| ·总线控制器的仿真和优化 | 第48-51页 |
| 第五章 总结 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 致谢 | 第54页 |
