基于DSP的网络数据处理系统
| 第一章 绪论 | 第1-14页 |
| ·课题研究意义及其现状 | 第7-8页 |
| ·本课题研究意义 | 第7页 |
| ·数据处理的现状 | 第7-8页 |
| ·本课题研究意义 | 第8页 |
| ·本课题研究主要技术方案 | 第8-13页 |
| ·系统的研制 | 第8-9页 |
| ·中央处理器的选择 | 第9-13页 |
| ·本文主要研究内容及其结构 | 第13-14页 |
| 第二章系统硬件设计 | 第14-48页 |
| ·网路数据采集单元的研制 | 第14-17页 |
| ·网路数据采集单元概述 | 第14页 |
| ·网路数据采集单元的设计 | 第14-15页 |
| ·网路数据采集单元的性能及其意义 | 第15-17页 |
| ·接收卡单元 | 第17页 |
| ·DSP 预处理单元硬件设计流程 | 第17页 |
| ·TMS320C6416 芯片简介 | 第17-27页 |
| ·TMS320C6416 总体结构介绍 | 第17页 |
| ·中央处理单元(CPU) | 第17-20页 |
| ·存储器 | 第20-21页 |
| ·外部存储器接口 | 第21-23页 |
| ·直接存储器访问(DMA) | 第23-24页 |
| ·扩展的直接存储器访问(EDMA) | 第24-27页 |
| ·PCI 总线介绍 | 第27-31页 |
| ·PCI 总线接口概述 | 第27页 |
| ·PCI 总线性能特点 | 第27-28页 |
| ·系统结构 | 第28页 |
| ·PCI 总线的信号线 | 第28-31页 |
| ·PCI 接口结构 | 第31-33页 |
| ·DSP 数据预处理单元硬件设计 | 第33-48页 |
| ·总体结构 | 第33-34页 |
| ·DSP 与FIFO 接口部分硬件设计 | 第34-36页 |
| ·DSP 与SDRAM 接口部分硬件设计 | 第36页 |
| ·DSP 与FLASH 接口部分 | 第36-38页 |
| ·DSP 与PCI 接口部分 | 第38-40页 |
| ·总线操作问题 | 第40-41页 |
| ·电源设计 | 第41-42页 |
| ·系统时钟 | 第42-43页 |
| ·DSP 多余引脚的处理 | 第43页 |
| ·PCB 板设计的一般原则 | 第43-48页 |
| 第三章 实时信号处理系统软件设计 | 第48-62页 |
| ·软件设计流程 | 第48-49页 |
| ·集成开发工具CCS | 第49-50页 |
| ·DSP 的主程序流程介绍 | 第50页 |
| ·DSP 中的TCP/IP 协议栈 | 第50-56页 |
| ·DSP 程序的加载与启动 | 第56-57页 |
| ·基于DSP 的优化编程设计 | 第57-59页 |
| ·系统的性能和潜力 | 第59-60页 |
| ·系统的研制过程与调试结果 | 第60-62页 |
| 第四章 全文总结 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 摘要 | 第66-68页 |
| ABSTRACT | 第68-71页 |
| 致谢 | 第71-72页 |
| 导师及作者简介 | 第72页 |
