低功耗浮点乘加部件的研究与优化
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-10页 |
| 第一章 绪论 | 第10-17页 |
| ·研究背景与选题意义 | 第10-13页 |
| ·乘加部件的研究现状 | 第13-16页 |
| ·传统的浮点乘加结构 | 第13-14页 |
| ·低延迟浮点乘加结构 | 第14-16页 |
| ·论文的基本架构 | 第16-17页 |
| 第二章 浮点乘加部件的低功耗研究 | 第17-26页 |
| ·IEEE-754浮点标准 | 第17-20页 |
| ·浮点操作数的表示格式 | 第17-19页 |
| ·浮点操作 | 第19页 |
| ·浮点舍入方式 | 第19-20页 |
| ·浮点异常处理 | 第20页 |
| ·低功耗研究背景 | 第20-23页 |
| ·低功耗与工艺发展的大致关系 | 第20-21页 |
| ·CMOS中的能量消耗 | 第21-23页 |
| ·降低功耗的方法 | 第23-25页 |
| ·系统级 | 第23页 |
| ·行为级 | 第23-24页 |
| ·RTL级 | 第24页 |
| ·门级 | 第24页 |
| ·晶体管和物理级 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 从算法及实现低功耗 | 第26-50页 |
| ·编码方式的研究 | 第26-33页 |
| ·背景知识 | 第26-27页 |
| ·部分积产生 | 第27页 |
| ·Add-and-Shift算法 | 第27-28页 |
| ·Booth-2算法 | 第28-30页 |
| ·Booth-3算法 | 第30-31页 |
| ·高阶Booth算法 | 第31-32页 |
| ·部分积生成算法的复杂度评估 | 第32-33页 |
| ·部分积压缩方案 | 第33-39页 |
| ·阵列架构 | 第33-34页 |
| ·Wallace-Tree 3:2压缩器 | 第34-35页 |
| ·二叉树4:2压缩器 | 第35-36页 |
| ·压缩方案的选择 | 第36-39页 |
| ·前导0算法的设计与修正 | 第39-49页 |
| ·相关工作介绍 | 第39-41页 |
| ·具体算法设计 | 第41-47页 |
| ·实验结果与比较 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第四章 从构级实现低功耗 | 第50-63页 |
| ·面临问题 | 第50-51页 |
| ·提出的架构 | 第51-53页 |
| ·对输入的分析 | 第53-56页 |
| ·对更多位数乘法器的分析 | 第56-60页 |
| ·例子 | 第60-61页 |
| ·仿真结果 | 第61页 |
| ·性能评估和仿真分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 结论 | 第63-65页 |
| ·论文总结 | 第63页 |
| ·进一步的工作 | 第63-65页 |
| 参考文献 | 第65-70页 |
| 图表索引 | 第70-72页 |
| 致谢 | 第72-73页 |
| 攻读学位期间发表的学术论文目录 | 第73页 |
