基于Bochs的X86小核前端时序模拟器的设计及优化
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景 | 第9-11页 |
| ·模拟技术的发展 | 第11-12页 |
| ·本文的研究内容 | 第12页 |
| ·本文的结构安排 | 第12-14页 |
| 第二章 模拟器相关技术研究 | 第14-31页 |
| ·模拟器分类及模拟技术简介 | 第14-18页 |
| ·分类概述 | 第14-15页 |
| ·模拟技术简介 | 第15-18页 |
| ·模拟器性能提高技术 | 第18-22页 |
| ·模拟器加速 | 第19-21页 |
| ·模拟器灵活度 | 第21-22页 |
| ·模拟器精度 | 第22页 |
| ·处理器性能分析技术 | 第22-27页 |
| ·基准程序集分析 | 第23-25页 |
| ·模型性能分析 | 第25-27页 |
| ·典型模拟器的性能分析 | 第27-31页 |
| ·RSIM性能分析 | 第27页 |
| ·SimpleScalar性能分析 | 第27-28页 |
| ·SimOS性能分析 | 第28-29页 |
| ·M5性能分析 | 第29-31页 |
| 第三章 X86小核前端结构设计 | 第31-43页 |
| ·X86小核前端设计方案 | 第31-34页 |
| ·Bochs模拟器介绍 | 第31-33页 |
| ·X86小核处理器功能确定方案 | 第33-34页 |
| ·X86处理器前端结构设计 | 第34-42页 |
| ·流水线划分 | 第35-36页 |
| ·取指级分支预测 | 第36-37页 |
| ·发射处理 | 第37-38页 |
| ·译码 | 第38-40页 |
| ·TLB设计 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 X86小核前端时序模拟器设计 | 第43-51页 |
| ·C语言建模 | 第43-44页 |
| ·流水线cycle计算方法 | 第44-45页 |
| ·取指级时序实现 | 第45-47页 |
| ·译码和发射级时序实现 | 第47-50页 |
| ·Inst buffer时序设计 | 第47-48页 |
| ·Issue buffer时序设计 | 第48-50页 |
| ·特殊处理 | 第50页 |
| ·本章小结 | 第50-51页 |
| 第五章 X86小核前端时序模拟器性能分析 | 第51-61页 |
| ·trace信息的收集 | 第51-55页 |
| ·取指trace信息生成 | 第51-52页 |
| ·译码及执行trace信息生成 | 第52-55页 |
| ·X86时序模拟器的评估策略 | 第55-56页 |
| ·时序模拟器的性能分析 | 第56-59页 |
| ·事件统计 | 第56-57页 |
| ·吞吐率分析 | 第57页 |
| ·工作负载分析 | 第57-59页 |
| ·时序模拟器性能优化 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 总结和展望 | 第61-63页 |
| ·本文总结 | 第61-62页 |
| ·本文展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表的学术论文 | 第67页 |
