| 摘 要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪 论 | 第7-13页 |
| ·课题来源 | 第7页 |
| ·集成电路设计及其发展趋势 | 第7-8页 |
| ·光存储发展的现状和趋势 | 第8-10页 |
| ·纠错码理论及其发展趋势 | 第10-11页 |
| ·光存储的错误控制和VLSI实现 | 第11-12页 |
| ·本课题实现的目标和研究的意义 | 第12页 |
| ·论文的研究内容及安排 | 第12-13页 |
| 2 RS码的编译码原理 | 第13-21页 |
| ·RS码的概念 | 第13-14页 |
| ·RS码的编码原理 | 第14-16页 |
| ·RS码的译码原理 | 第16页 |
| ·纠错纠删的RS译码 | 第16-17页 |
| ·RS译码器的设计实现方式 | 第17页 |
| ·RS译码器的VLSI实现 | 第17-18页 |
| ·RS码的衍生码 | 第18-19页 |
| ·RS编译码器的发展现状和未来发展方向 | 第19-21页 |
| 3 RS码在DVD纠错控制中的应用 | 第21-33页 |
| ·DVD标准及其的纠错码 | 第21-23页 |
| ·DVD数据纠错的编码原理 | 第23-24页 |
| ·DVD数据纠错的译码原理 | 第24-25页 |
| ·纠错控制模块在DVD伺服芯片中的位置 | 第25-26页 |
| ·采用的RS译码算法 | 第26-31页 |
| ·RS-PC译码器的实现 | 第31-32页 |
| ·全程流水线RS-PC译码器的特点 | 第32-33页 |
| 4 RS-PC编译码器的C模型 | 第33-37页 |
| ·算法C模型的实现的意义 | 第33-34页 |
| ·RS-PC编码器的C模型 | 第34-35页 |
| ·纠错纠删的RS-PC译码器的C模型 | 第35-36页 |
| ·编译码C模型实现的结果 | 第36-37页 |
| 5 RS-PC译码器的VLSI设计 | 第37-65页 |
| ·伽罗华域的加法器和乘法器的实现 | 第37-39页 |
| ·RS译码器的VLSI设计 | 第39-49页 |
| ·流水线纠错纠删RS-PC译码器的设计 | 第49-52页 |
| ·RS-PC译码器设计的仿真和测试 | 第52-63页 |
| ·RS-PC译码器的FPGA实现 | 第63-64页 |
| ·全程流水线纠错纠删RS-PC译码器的特点 | 第64-65页 |
| 6 总 结 | 第65-67页 |
| 致 谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 附录1 攻读硕士学位期间参加的项目和发表的论文 | 第72-73页 |
| 附录2 RSPC_ASIC用FPGA实现的MAP报告(部分) | 第73-75页 |
| 附录3 所有VERILOG HDL的代码的文件列表 | 第75-76页 |
| 附录4 纠错纠删RS-PC译码器C模型的主程序 | 第76-78页 |