| 摘 要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 1 绪言 | 第9-16页 |
| ·引言 | 第9页 |
| ·嵌入式数字视频图像处理技术简介 | 第9-10页 |
| ·课题的意义及研究内容 | 第10-16页 |
| 2 基于 DSP 的数字视频图像获取及处理系统总体结构 | 第16-29页 |
| ·模拟视频制式基本理论 | 第16-20页 |
| ·数字视频标准基本理论 | 第20-23页 |
| ·基于 DSP 的数字视频图像获取及处理系统硬件结构设计 | 第23-28页 |
| ·基于 DSP 的数字视频图像获取及处理系统软件结构设计 | 第28页 |
| ·小结 | 第28-29页 |
| 3 基于 DSP 的数字视频图像获取及处理系统硬件设计 | 第29-47页 |
| ·系统主要元器件简介 | 第29-36页 |
| ·SAA7111A 视频解码器与 SN74V225 FIFO 的接口设计 | 第36-38页 |
| ·TMS320C6711 DSP 与 SN74V225 FIFO 的接口设计 | 第38-42页 |
| ·TMS320C6711 DSP 与 SAA7111A 视频解码器的接口设计 | 第42-44页 |
| ·ispMACH4A3 CPLD 互联模块和电源模块的设计 | 第44-45页 |
| ·小结 | 第45-47页 |
| 4 基于 DSP 的数字视频图像获取及处理系统控制软件设计 | 第47-58页 |
| ·I2C 接口模拟程序的设计 | 第48-52页 |
| ·数字视频数据的 EDMA 传输 | 第52-57页 |
| ·ispMACH4A3 CPLD 逻辑互联模块的程序设计 | 第57页 |
| ·小结 | 第57-58页 |
| 5 JPEG 压缩编码在系统上的实现 | 第58-69页 |
| ·JPEG 压缩算法基本原理 | 第58-63页 |
| ·JPEG 压缩算法在本系统上的实现 | 第63-65页 |
| ·JPEG 压缩程序的进一步优化 | 第65-68页 |
| ·JPEG 压缩算法的性能评价 | 第68页 |
| ·小结 | 第68-69页 |
| 6 系统调试与实验 | 第69-74页 |
| ·I2C 驱动程序的调试 | 第69-70页 |
| ·EDMA 传输程序的调试 | 第70-71页 |
| ·JPEG 压缩程序的调试 | 第71-72页 |
| ·程序联调 | 第72页 |
| ·系统性能参数及评价 | 第72-73页 |
| ·小结 | 第73-74页 |
| 7 总 结 | 第74-75页 |
| 致 谢 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 附录 1 攻读硕士学位期间发表论文目录 | 第80-81页 |
| 附录 2 系统电路实物图 | 第81-82页 |
| 附录 3 系统时序控制 VHDL 程序 | 第82-84页 |
| 附录 4 I2C 驱动程序核心--定时器 ISR | 第84-86页 |
| 附录 5 JPEG 压缩编码主程序 | 第86页 |
