| 第一章 绪 论 | 第1-13页 |
| 1． 1 引言 | 第7页 |
| 1． 2 国内外相关研究现状 | 第7-9页 |
| 1． 3 研究目标 | 第9-10页 |
| 1． 4 本文所作的工作 | 第10页 |
| 1． 5 开发工具和开发环境介绍 | 第10-11页 |
| 1． 6 文章的结构 | 第11-13页 |
| 第二章 系统结构概述 | 第13-16页 |
| 2． 1 系统的总体结构 | 第13页 |
| 2． 2 系统硬件平台的结构 | 第13-14页 |
| 2． 3 系统软件平台的结构 | 第14-15页 |
| 2． 4 本章小结 | 第15-16页 |
| 第三章 Cache存储器 | 第16-34页 |
| 3． 1 Cache的基本原理 | 第16-17页 |
| 3． 1． 1 Cache的基本原理 | 第16页 |
| 3． 1． 2 Cache的命中率 | 第16-17页 |
| 3． 2 主存与Cache的地址映射方式 | 第17-19页 |
| 3． 3 替换策略 | 第19-20页 |
| 3． 4 写策略 | 第20页 |
| 3． 5 Cache的数目 | 第20-21页 |
| 3． 6 MESI协议 | 第21-23页 |
| 3． 7 实验仪上的Cache | 第23-32页 |
| 3． 7． 1 Cache的结构设计 | 第23-24页 |
| 3． 7． 2 主存地址和Cache的地址映射 | 第24页 |
| 3． 7． 3 主存的结构 | 第24-26页 |
| 3． 7． 4 Cache的工作协议 | 第26-28页 |
| 3． 7． 5 Cache的仿真实现 | 第28-30页 |
| 3． 7． 6 Cache的性能分析 | 第30-32页 |
| 3． 8 本章小结 | 第32-34页 |
| 第四章 流水线 | 第34-51页 |
| 4． 1 并行处理技术 | 第34页 |
| 4． 2 流水CPU的时空图 | 第34-36页 |
| 4． 3 流水线分类 | 第36页 |
| 4． 4 流水线的性能 | 第36-37页 |
| 4． 5 流水线中的相关问题及解决方法 | 第37-38页 |
| 4． 6 实验仪上的流水线 | 第38-50页 |
| 4． 6． 1 结构设计及相关问题的解决 | 第38页 |
| 4． 6． 2 流水线的工作协议 | 第38-40页 |
| 4． 6． 3 流水线的仿真实现 | 第40-44页 |
| 4． 6． 4 流水线的性能分析 | 第44-50页 |
| 4． 7 本章小结 | 第50-51页 |
| 第五章 系统软件平台的设计 | 第51-60页 |
| 5． 1 通讯模块的设计 | 第51-55页 |
| 5． 1． 1 实验系统的通讯协议 | 第51-52页 |
| 5． 1． 2 RS-232接口DB-9型的简要介绍 | 第52-53页 |
| 5． 1． 3 通讯模块的功能分析 | 第53-54页 |
| 5． 1． 4 通讯模块的设计 | 第54-55页 |
| 5． 2 数据流显示模块的设计 | 第55-57页 |
| 5． 3 仿真机模块的设计 | 第57-59页 |
| 5． 4 本章小结 | 第59-60页 |
| 第六章 系统比较 | 第60-64页 |
| 6． 1 系统比较 | 第60-63页 |
| 6． 2 本章小结 | 第63-64页 |
| 第七章 总结与展望 | 第64-66页 |
| 7． 1 论文总结 | 第64页 |
| 7． 2 系统展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致 谢 | 第70-71页 |
| 附录一 | 第71-72页 |
| 附录二 | 第72-73页 |
| 附录三 | 第73-74页 |
| 附录四 | 第74-75页 |
| 附录五 | 第75-78页 |
| 附录六 | 第78页 |