| 第一章 绪论 | 第1-12页 |
| 1．1 数据域测试与逻辑分析仪 | 第8-10页 |
| 1．1．1 数字信息特征与数据域测试 | 第8-9页 |
| 1．1．2 逻辑分析仪在数据域测试中的应用 | 第9页 |
| 1．1．3 国内外逻辑分析仪发展概况 | 第9-10页 |
| 1．2 ES4541逻辑分析仪设计任务及要求 | 第10-12页 |
| 第二章 400MSa／s高速虚拟逻辑分析仪硬件系统结构设计 | 第12-19页 |
| 2．1 总体结构设计 | 第12-13页 |
| 2．2 数据采集和控制板与嵌入式计算机之间的接口 | 第13-14页 |
| 2．3 数据采集与存储 | 第14-16页 |
| 2．4 触发识别与存储控制 | 第16-17页 |
| 2．5 探头的设计 | 第17-19页 |
| 第三章 数据采集与存储电路的设计 | 第19-23页 |
| 3．1 高速数据采集通道 | 第19-20页 |
| 3．2 时钟电路 | 第20-22页 |
| 3．3 毛刺识别电路 | 第22-23页 |
| 第四章 触发识别与存储控制电路的设计 | 第23-31页 |
| 4．1 逻辑分析仪触发与跟踪原理 | 第23-25页 |
| 4．2 触发识别电路 | 第25-26页 |
| 4．3 触发方式的实现与存储控制电路 | 第26-31页 |
| 4．3．1 延迟触发电路 | 第26-29页 |
| 4．3．2 序列触发与组合触发电路 | 第29页 |
| 4．3．3 限定存储电路 | 第29-31页 |
| 第五章 控制电路的CPLD实现 | 第31-36页 |
| 5．1 Altera MAX7000系列CPLD简介 | 第31页 |
| 5．2 CPLD内部电路的设计 | 第31-36页 |
| 5．2．1 时钟电路 | 第32页 |
| 5．2．2 译码电路 | 第32-33页 |
| 5．2．3 触发识别及限定识别电路 | 第33-34页 |
| 5．2．4 存储控制电路 | 第34页 |
| 5．2．5 计数器电路 | 第34-36页 |
| 第六章 数据采集板驱动软件设计 | 第36-40页 |
| 6．1 自检子程序 | 第36-37页 |
| 6．2 数据采集控制子程序 | 第37-38页 |
| 6．3 数据读取与处理子程序 | 第38-40页 |
| 第七章 硬件电路的调试及存在的问题 | 第40-43页 |
| 7．1 调试的目的 | 第40页 |
| 7．2 静态调试 | 第40页 |
| 7．3 动态调试 | 第40-41页 |
| 7．4 调试中发现的问题及改进措施 | 第41-43页 |
| 第八章 整机测试 | 第43-50页 |
| 第九章 结束语 | 第50-51页 |
| 参考文献 | 第51-52页 |
| 致谢 | 第52-53页 |
| 附录一 | 第53-57页 |
| 附录二 | 第57-58页 |
| 个人简历及研究成果 | 第58页 |