基于CORDIC算法的DDS技术研究与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 引言 | 第8-11页 |
| ·研究背景 | 第8-10页 |
| ·频率合成技术发展 | 第8-9页 |
| ·直接数字频率合成技术研究现状 | 第9-10页 |
| ·本文主要完成的工作及组织结构 | 第10页 |
| ·小结 | 第10-11页 |
| 第二章 DDS 原理与CORDIC 算法 | 第11-19页 |
| ·DDS 基本理论 | 第11-13页 |
| ·DDS 的工作原理 | 第11-12页 |
| ·DDS 的主要特点和应用 | 第12-13页 |
| ·CORDIC 算法的基本理论 | 第13-16页 |
| ·CORDIC 算法 | 第14-15页 |
| ·统一的CORDIC 算法 | 第15-16页 |
| ·CORDIC 算法的VLSI 实现结构 | 第16-18页 |
| ·单步循环迭代结构 | 第16-17页 |
| ·平行展开结构 | 第17-18页 |
| ·粒度迭代结构 | 第18页 |
| ·小结 | 第18-19页 |
| 第三章 数字ASIC 设计流程 | 第19-24页 |
| ·数字ASIC 设计流程 | 第19-20页 |
| ·数字ASIC 设计方法 | 第20-21页 |
| ·门阵列ASIC 设计方法 | 第20-21页 |
| ·标准单元ASIC 设计方法 | 第21页 |
| ·数字ASIC 设计相关技术 | 第21-23页 |
| ·可综合技术 | 第21-22页 |
| ·可测性技术 | 第22页 |
| ·低功耗技术 | 第22页 |
| ·静态时序分析技术 | 第22-23页 |
| ·小结 | 第23-24页 |
| 第四章 DDS 系统RTL 设计 | 第24-36页 |
| ·DDS 系统模块划分与参数的确立 | 第24-25页 |
| ·DDS 系统模块划分 | 第24页 |
| ·DDS 系统参数确立 | 第24-25页 |
| ·流水线设计方法 | 第25-26页 |
| ·相位累加器设计 | 第26-27页 |
| ·调相加法器设计 | 第27页 |
| ·相/幅转换器设计 | 第27-30页 |
| ·CORDIC 运算器设计 | 第27-29页 |
| ·控制器设计 | 第29-30页 |
| ·调幅乘法器设计 | 第30-35页 |
| ·调幅乘法器模型建立 | 第30页 |
| ·幅度调制乘法器设计 | 第30-35页 |
| ·小结 | 第35-36页 |
| 第五章 DDS 软核的功能仿真与FPGA 验证 | 第36-45页 |
| ·功能仿真概念 | 第36-37页 |
| ·制定验证策略 | 第36-37页 |
| ·构建仿真验证平台 | 第37页 |
| ·DDS 软核模块级的功能仿真 | 第37-39页 |
| ·相位累加器功能仿真 | 第37-38页 |
| ·调相加法器功能仿真 | 第38页 |
| ·相/幅转换器功能仿真 | 第38-39页 |
| ·幅度调制乘法器功能仿真 | 第39页 |
| ·DDS 软核系统级的功能仿真 | 第39-42页 |
| ·最大步长功能仿真 | 第39-40页 |
| ·最小步长的功能仿真 | 第40页 |
| ·调频功能仿真 | 第40-41页 |
| ·调幅功能仿真 | 第41页 |
| ·调相功能仿真 | 第41-42页 |
| ·基于FPGA 的原型验证 | 第42-44页 |
| ·FPGA 验证优势 | 第42页 |
| ·FPGA 验证软硬件环境 | 第42-43页 |
| ·FPGA 综合结果 | 第43页 |
| ·FPGA 静态时序分析结果 | 第43-44页 |
| ·FPGA 时序仿真 | 第44页 |
| ·小结 | 第44-45页 |
| 第六章 逻辑综合 | 第45-53页 |
| ·逻辑综合概念 | 第45页 |
| ·逻辑综合流程 | 第45-47页 |
| ·DDS 软核的逻辑综合 | 第47-48页 |
| ·静态时序分析 | 第48-51页 |
| ·门级仿真 | 第51-52页 |
| ·小结 | 第52-53页 |
| 第七章 总结与展望 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 附录A：逻辑综合脚本程序 | 第58-60页 |
| 附录B：综合电路图 | 第60-62页 |
| 附录C：作者在攻读硕士学位期间发表的论文 | 第62页 |
