| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题研究目的及意义 | 第9页 |
| ·目前国内外的研究现状 | 第9-12页 |
| ·自动测试向量生成技术的发展 | 第10-11页 |
| ·可测性设计技术的研究现状 | 第11-12页 |
| ·课题来源及研究内容 | 第12页 |
| ·论文安排 | 第12-14页 |
| 第2章 数字电路测试的相关理论 | 第14-22页 |
| ·引言 | 第14页 |
| ·数字电路测试的相关概念 | 第14-18页 |
| ·测试 | 第14-15页 |
| ·故障 | 第15-16页 |
| ·故障模拟 | 第16-17页 |
| ·故障压缩 | 第17页 |
| ·测试生成 | 第17-18页 |
| ·测试效率 | 第18页 |
| ·可测性设计 | 第18-21页 |
| ·可测性设计概念 | 第18-19页 |
| ·常用的可测性方法 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 浮点加法器的优化设计 | 第22-33页 |
| ·引言 | 第22页 |
| ·浮点数表示 | 第22-23页 |
| ·浮点格式 | 第22-23页 |
| ·浮点数分类 | 第23页 |
| ·浮点加法器的算法研究 | 第23-24页 |
| ·浮点加法器的整体设计 | 第24-28页 |
| ·浮点加法器的输入输出描述 | 第25-26页 |
| ·浮点加法器的运算过程 | 第26-28页 |
| ·浮点加法器的验证 | 第28-32页 |
| ·部分测试代码 | 第28-31页 |
| ·实验结果分析 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 浮点加法器的内建自测试设计 | 第33-58页 |
| ·引言 | 第33页 |
| ·内建自测试的结构设计 | 第33-34页 |
| ·测试数据产生电路 | 第34-48页 |
| ·LFSR 的基本组成 | 第35-37页 |
| ·难测故障的测试向量生成 | 第37-42页 |
| ·位固定序列产生器(Bit-Fixing-Sequence-Generator)结构 | 第42-48页 |
| ·测试响应分析电路 | 第48-50页 |
| ·边界扫描设计 | 第50-56页 |
| ·边界扫描测试的结构 | 第50-51页 |
| ·数据、指令寄存器结构 | 第51-53页 |
| ·TAP 控制器状态转移图 | 第53-56页 |
| ·仿真结果分析 | 第56页 |
| ·本章小结 | 第56-58页 |
| 结论 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 附录1 | 第64-66页 |
| 致谢 | 第66页 |