| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-11页 |
| 1 绪论 | 第11-14页 |
| ·闪变研究的背景及意义 | 第11-12页 |
| ·国内外闪变检测仪的发展现状及趋势 | 第12-13页 |
| ·本文的主要研究工作 | 第13-14页 |
| 2 电压闪变的理论分析研究 | 第14-27页 |
| ·电压波动和闪变概述 | 第14-16页 |
| ·电压变动和电压波动 | 第14-16页 |
| ·电压闪变 | 第16页 |
| ·电压闪变评价 | 第16-20页 |
| ·闪变觉察率F(%)和瞬时闪变视感度S(t) | 第16-17页 |
| ·停闪频率和视感度频率特性系数K(f) | 第17-19页 |
| ·波形因数R(f) | 第19页 |
| ·灯—眼—脑环节的传递函数 | 第19-20页 |
| ·短时间闪变值P_(st) | 第20页 |
| ·常用电压闪变检测方法 | 第20-25页 |
| ·平方解调法 | 第21-22页 |
| ·全波整流解调法 | 第22-24页 |
| ·有效值检波法 | 第24页 |
| ·小波分解和同步检波对电压闪变信号的检测分析 | 第24-25页 |
| ·神经网络法 | 第25页 |
| ·设计IEC推荐的测量方法 | 第25-27页 |
| 3 数字化IEC闪变仪的仿真实验 | 第27-34页 |
| ·数字滤波器 | 第27-28页 |
| ·FIR数字滤波器 | 第27页 |
| ·IIR数字滤波器 | 第27-28页 |
| ·本文采用的数字滤波器 | 第28页 |
| ·闪变测量系统的数字实现 | 第28-29页 |
| ·仿真模型与结果 | 第29-34页 |
| ·仿真实验 | 第29-31页 |
| ·短时间闪变严重度P_(st)的计算方法 | 第31-33页 |
| ·分段线性插值法 | 第31-32页 |
| ·统计排序法 | 第32-33页 |
| ·多项式曲线拟合法 | 第33页 |
| ·实验结果分析 | 第33-34页 |
| 4 系统设计方案论证 | 第34-38页 |
| ·ARM与SOPC综合设计 | 第34-35页 |
| ·设计思想 | 第34页 |
| ·ARM与SOPC的特点分析 | 第34-35页 |
| ·ARM与SOPC综合设计的优点 | 第35页 |
| ·设计方案 | 第35-36页 |
| ·ARM处理器与SOPC处理器的选择 | 第36-38页 |
| 5 SOPC及开发技术的研究 | 第38-48页 |
| ·SOPC及其技术 | 第38-41页 |
| ·基于FPGA嵌入式IP硬核的SOPC系统 | 第38页 |
| ·基于FPGA嵌入式IP软核的SOPC系统 | 第38-39页 |
| ·SOPC与MCU、DSP和FPGA | 第39-40页 |
| ·SOPC开发设计流程 | 第40-41页 |
| ·Nios Ⅱ嵌入式软核处理器 | 第41-42页 |
| ·Nios Ⅱ处理器概述 | 第41-42页 |
| ·可配置嵌入式处理器Nios Ⅱ的优势 | 第42页 |
| ·Avalon接口规范 | 第42-46页 |
| ·Avalon总线概述 | 第43页 |
| ·Avalon外设和交换结构 | 第43-44页 |
| ·Avalon信号 | 第44页 |
| ·Avalon总线传输属性 | 第44-45页 |
| ·三态从端口传输 | 第45-46页 |
| ·基于SOPC的数字信号处理技术 | 第46-48页 |
| ·DSP Builder概述 | 第46-47页 |
| ·基于DSP Builder的DSP模块设计流程 | 第47-48页 |
| 6 系统硬件设计 | 第48-62页 |
| ·总体硬件设计 | 第48页 |
| ·信号调理电路设计 | 第48-49页 |
| ·ARM电路设计 | 第49-52页 |
| ·LPC2214系统 | 第49-50页 |
| ·系统电源电路设计 | 第50页 |
| ·复位信号电路设计 | 第50页 |
| ·系统时钟电路设计 | 第50-51页 |
| ·JTAG接口电路设计 | 第51页 |
| ·串口接口电路设计 | 第51-52页 |
| ·基于双口RAM的ARM与SOPC接口电路设计 | 第52-57页 |
| ·IDT70V28概述 | 第52页 |
| ·IDT70V28双口RAM内部结构和功能简介 | 第52-55页 |
| ·ARM与SOPC之间IDT70V28的接口电路 | 第55-57页 |
| ·SOPC电路设计 | 第57-62页 |
| ·SOPC基本系统原理框图 | 第57页 |
| ·系统电源电路设计 | 第57-58页 |
| ·复位电路设计 | 第58页 |
| ·系统时钟电路设计 | 第58页 |
| ·配置电路设计 | 第58-59页 |
| ·SDRAM存储器电路设计 | 第59-60页 |
| ·开发平台 | 第60-62页 |
| 7 ARM及SOPC软件设计 | 第62-76页 |
| ·软件总体框架 | 第62页 |
| ·ARM模块软件设计 | 第62-64页 |
| ·SOPC系统软件设计 | 第64-75页 |
| ·基于DSP Builder的IIR数字滤波器设计 | 第64-69页 |
| ·IIR数字滤波器网络结构的确定 | 第64-65页 |
| ·IIR数字滤波器模型设计 | 第65-67页 |
| ·IIR数字滤波器硬件实现 | 第67-69页 |
| ·基于Nios Ⅱ软核的SOPC硬件系统设计 | 第69-73页 |
| ·定制基于Avalon的双口RAM接口 | 第69-72页 |
| ·基于SOPC Builder定制Nios Ⅱ系统 | 第72-73页 |
| ·集成各模块到Quartus Ⅱ工程 | 第73页 |
| ·基于Nios Ⅱ软核的SOPC软件系统开发 | 第73-75页 |
| ·双口RAM通信程序设计 | 第75-76页 |
| 8 电压闪变仪的测试及分析 | 第76-85页 |
| ·闪变信号发生电路设计 | 第76-81页 |
| ·闪变信号电路的构成与原理 | 第76-78页 |
| ·电路构成 | 第76页 |
| ·电路原理 | 第76-78页 |
| ·关键电路参数设计 | 第78-79页 |
| ·CD4046的外接电阻R_4、R_5和外接电容C_2的设计 | 第78页 |
| ·CD4046低通滤波器R_3、C_1的设计 | 第78-79页 |
| ·闪变信号发生电路PCB设计 | 第79页 |
| ·闪变信号的实现 | 第79-81页 |
| ·系统测试及结果 | 第81-85页 |
| ·ARM处理器与双口RAM的PCB制作 | 第81-82页 |
| ·电压闪变检测试验 | 第82-85页 |
| 9 总结与展望 | 第85-86页 |
| ·总结 | 第85页 |
| ·展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-91页 |
| 附录A | 第91-92页 |
| 附录B | 第92-109页 |
