| 摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 目录 | 第10-12页 |
| 图片目录 | 第12-14页 |
| 表格目录 | 第14-15页 |
| 符号说明 | 第15-16页 |
| 第1章 绪论 | 第16-20页 |
| ·引言 | 第16页 |
| ·课题研究的目的和意义 | 第16页 |
| ·国内外研究现状 | 第16-19页 |
| ·论文的研究内容和篇章结构 | 第19-20页 |
| 第2章 电力谐波检测理论 | 第20-27页 |
| ·谐波分析中的频谱泄漏和栅栏效应 | 第20-22页 |
| ·电力系统谐波参数的检测 | 第22-23页 |
| ·加窗插值FFT 算法原理 | 第23-26页 |
| ·常用窗函数 | 第23-24页 |
| ·插值算法 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 系统总体方案设计 | 第27-41页 |
| ·系统软件设计 | 第27-32页 |
| ·加窗的影响 | 第27-30页 |
| ·非整周期采样的影响 | 第30-32页 |
| ·信号处理模块的设计架构 | 第32-35页 |
| ·交流采样和同步采样 | 第32-33页 |
| ·系统硬件设计方案 | 第33-35页 |
| ·前端数据采集和外围模块设计 | 第35-39页 |
| ·比较器 | 第35页 |
| ·PLL 锁相跟踪部分原理 | 第35-37页 |
| ·ADC 硬件设计部分 | 第37-38页 |
| ·外围模块硬件设计 | 第38-39页 |
| ·原理图和PCB 设计要点 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 基于CPLD 的逻辑控制部分设计 | 第41-50页 |
| ·可编程逻辑器件简介 | 第41页 |
| ·CPLD/FPGA 的开发流程 | 第41-43页 |
| ·Verilog HDL 语言 | 第42-43页 |
| ·CPLD 逻辑控制设计 | 第43-49页 |
| ·PLL 倍频分频模块 | 第44页 |
| ·ADC 数据采集模块 | 第44-46页 |
| ·温度计12C 总线设计 | 第46-47页 |
| ·LCD 数据显示模块 | 第47-48页 |
| ·DSP EMIF 接口与CPLD 译码 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第5章 基于DSP 的信号处理部分设计 | 第50-71页 |
| ·TM5320C67138 浮点DSP | 第50-58页 |
| ·数字信号处理器 | 第50-51页 |
| ·TM5320C67138 DSP 硬件架构 | 第51-54页 |
| ·高速缓冲存储器Cache 工作原理 | 第54-55页 |
| ·增强型直接存储器访问EDMA 原理和IRQ 中断 | 第55-58页 |
| ·外部存储器接口EMIF | 第58页 |
| ·DSP 开发工具概述 | 第58-60页 |
| ·DSP/BIOS 嵌入式实时操作系统 | 第59-60页 |
| ·芯片支持库CSL | 第60页 |
| ·信号处理软件架构 | 第60-67页 |
| ·DSP 芯片配置 | 第61页 |
| ·初始化DSP 外设 | 第61-63页 |
| ·DSP 系统软件设计 | 第63-67页 |
| ·程序设计中的注意事项 | 第67-69页 |
| ·本章小结 | 第69-71页 |
| 第6章 谐波分析 | 第71-83页 |
| ·Matlab 仿真分析 | 第71-75页 |
| ·窗函数及其频谱 | 第71-72页 |
| ·加窗正弦信号及其频谱 | 第72-75页 |
| ·实验结果数据分析 | 第75-82页 |
| ·FFT 算法验证 | 第75-78页 |
| ·模拟分析结果 | 第78-82页 |
| ·本章小结 | 第82-83页 |
| 第7章 结束语 | 第83-85页 |
| ·本文完成的工作 | 第83页 |
| ·需要进一步完善的工作 | 第83-85页 |
| 附录A DSP 软件开发流程 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 致谢 | 第89-90页 |
| 攻读学位期间发表的学术论文 | 第90页 |