适用于无线局域网的可编程分频器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题的研究背景 | 第9-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·本课题组织结构 | 第12-13页 |
| 第二章 锁相环频率合成器的基本原理及结构分析 | 第13-27页 |
| ·锁相环的基本组成结构 | 第13-18页 |
| ·鉴相器 | 第14页 |
| ·环路滤波器 | 第14-17页 |
| ·压控振荡器 | 第17-18页 |
| ·锁相环线性化模型 | 第18-19页 |
| ·锁相环环路分析 | 第19-22页 |
| ·环路跟踪特性 | 第20页 |
| ·环路捕捉特性 | 第20-21页 |
| ·锁相环的噪声分析 | 第21-22页 |
| ·频率合成器简介 | 第22-27页 |
| 第三章 可编程分频器的总体设计 | 第27-46页 |
| ·数字电路概述 | 第27-33页 |
| ·时序电路中的重要参数 | 第27-29页 |
| ·电路中的抖动(jitter)定义 | 第29页 |
| ·CMOS电路分析 | 第29-31页 |
| ·电路器件的噪声 | 第31-33页 |
| ·可编程分频器概述 | 第33-35页 |
| ·预分频器的结构 | 第35-39页 |
| ·传统双模前置分频器 | 第35-37页 |
| ·相位开关预分频器 | 第37-39页 |
| ·可编程分频器设计实例 | 第39-46页 |
| ·基于4/5分频的32/33预分频器设计 | 第42-43页 |
| ·数字分频器设计 | 第43-46页 |
| 第四章 可编程分频器基本单元设计 | 第46-62页 |
| ·二分频电路单元结构 | 第46-51页 |
| ·TSPC结构分频器 | 第46-47页 |
| ·再生型分频器 | 第47-48页 |
| ·注入锁定分频器 | 第48-49页 |
| ·SCL结构分频器 | 第49-51页 |
| ·SCL电路分析 | 第51-58页 |
| ·SCL电路来源 | 第51-52页 |
| ·差分电路差模传输特性分析 | 第52-54页 |
| ·SCL反相器参数设计 | 第54-56页 |
| ·SCL D锁存器的小信号延迟模型 | 第56-58页 |
| ·分频器的单元设计 | 第58-62页 |
| ·SCL D触发器结构设计 | 第58-61页 |
| ·SCL逻辑门电路 | 第61-62页 |
| 第五章 电路性能仿真 | 第62-66页 |
| ·SCL二分频电路仿真结果 | 第62-63页 |
| ·双模前置分频器仿真 | 第63-64页 |
| ·可编程分频器仿真 | 第64-66页 |
| 第六章 总结与展望 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士期间发表的学术论文 | 第72-73页 |
