基于NetFPGA10G的网络数据包加密实现及其低功耗研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景 | 第11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.2.1 NetFPGA研究现状 | 第11-12页 |
| 1.2.2 SDN研究现状 | 第12-13页 |
| 1.2.3 低功耗研究现状 | 第13-14页 |
| 1.3 研究的目的与意义 | 第14页 |
| 1.4 论文内容及结构 | 第14-16页 |
| 第二章 NetFPGA10G开发平台介绍 | 第16-26页 |
| 2.1 NetFPGA10G简介 | 第16-18页 |
| 2.2 NetFPGA10G数据层面 | 第18-20页 |
| 2.3 OpenFlow交换机工程框架 | 第20-22页 |
| 2.4 AXI总线及NetFPGA10G平台开发 | 第22-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 AES及Present加密算法 | 第26-35页 |
| 3.1 AES加密算法 | 第26-30页 |
| 3.1.1 字节代换 | 第27-28页 |
| 3.1.2 行位移 | 第28-29页 |
| 3.1.3 列混淆 | 第29页 |
| 3.1.4 密钥扩展 | 第29-30页 |
| 3.2 Present加密算法 | 第30-32页 |
| 3.3 两种加密算法安全性能分析 | 第32-33页 |
| 3.3.1 AES算法安全性能分析 | 第32-33页 |
| 3.3.2 Present算法抗攻击性能分析 | 第33页 |
| 3.4 本章小结 | 第33-35页 |
| 第四章 OpenFlow交换机中的加密硬件实现 | 第35-47页 |
| 4.1 整体框架设计 | 第35-37页 |
| 4.1.1 数据包预处理模块 | 第35-36页 |
| 4.1.2 主机接口模块 | 第36页 |
| 4.1.3 流表控制模块 | 第36页 |
| 4.1.4 行为处理及加密模块 | 第36-37页 |
| 4.2 Present算法硬件实现及优化 | 第37-41页 |
| 4.2.1 总体结构 | 第37-38页 |
| 4.2.2 各子模块设计 | 第38-39页 |
| 4.2.3 流水线架构及优化 | 第39-41页 |
| 4.3 算法与工程的接口设计 | 第41-42页 |
| 4.4 测试环境及结果 | 第42-46页 |
| 4.4.1 数据包加密测试环境 | 第42-43页 |
| 4.4.2 数据包加密系统测试结果 | 第43-46页 |
| 4.5 本章小结 | 第46-47页 |
| 第五章 功耗测量电路设计 | 第47-55页 |
| 5.1 电路硬件设计 | 第47-53页 |
| 5.2 测量电路软件设计 | 第53-54页 |
| 5.3 本章小结 | 第54-55页 |
| 第六章 加密算法功耗分析及优化 | 第55-69页 |
| 6.1 低功耗方式介绍 | 第55-57页 |
| 6.1.1 降低时钟频率 | 第55页 |
| 6.1.2 减少逻辑资源使用量 | 第55-56页 |
| 6.1.3 减少毛刺与流水线结构 | 第56页 |
| 6.1.4 操作数分离 | 第56页 |
| 6.1.5 门控时钟 | 第56-57页 |
| 6.2 软件分析工具简介 | 第57-58页 |
| 6.2.1 Vivado综合工具简介 | 第57页 |
| 6.2.2 HLS高层次编译工具 | 第57页 |
| 6.2.3 Vivado XPE功耗仿真工具 | 第57-58页 |
| 6.3 AES算法级功耗优化设计 | 第58-62页 |
| 6.4 Present算法寄存器传输级优化设计 | 第62-65页 |
| 6.4.1 流水线Present算法低功耗设计 | 第63-64页 |
| 6.4.2 循环结构Present算法低功耗设计 | 第64-65页 |
| 6.5 算法实现的功耗对比 | 第65-68页 |
| 6.6 本章小结 | 第68-69页 |
| 第七章 总结和展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 附录 | 第75页 |
