| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景和意义 | 第10页 |
| 1.2 SoC中的AMBA总线概述 | 第10-12页 |
| 1.3 通用串行通信总线及其接口概述 | 第12-14页 |
| 1.4 论文结构安排 | 第14-15页 |
| 第2章 UART接口设计 | 第15-28页 |
| 2.1 UART协议分析 | 第15页 |
| 2.2 UART接口的组成结构与I/O端口定义 | 第15-17页 |
| 2.2.1 组成结构 | 第15-16页 |
| 2.2.2 I/O端口定义 | 第16-17页 |
| 2.3 UART接口内部模块设计 | 第17-27页 |
| 2.3.1 寄存器模块 | 第17-19页 |
| 2.3.2 波特率模块设计 | 第19-21页 |
| 2.3.3 发送模块设计 | 第21-22页 |
| 2.3.4 接收模块设计 | 第22-24页 |
| 2.3.5 FIFO模块设计 | 第24-25页 |
| 2.3.6 中断模块设计 | 第25-26页 |
| 2.3.7 复位电路设计 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 I~2C总线接口设计 | 第28-38页 |
| 3.1 I~2C协议分析 | 第28-29页 |
| 3.2 I~2C总线接口的组成结构和I/O端口定义 | 第29-30页 |
| 3.2.1 组成结构 | 第29-30页 |
| 3.2.2 I/O端口定义 | 第30页 |
| 3.3 I~2C总线接口的内部模块设计 | 第30-37页 |
| 3.3.1 寄存器模块 | 第30-32页 |
| 3.3.2 发送模块设计 | 第32-34页 |
| 3.3.3 接收模块设计 | 第34-35页 |
| 3.3.4 中断模块设计 | 第35-36页 |
| 3.3.5 I~2C总线结构实现 | 第36-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第4章 SPI接口设计 | 第38-47页 |
| 4.1 SPI协议分析 | 第38页 |
| 4.2 SPI接口的组成结构和I/O端口定义 | 第38-40页 |
| 4.2.1 组成结构 | 第38-39页 |
| 4.2.2 I/O端口定义 | 第39-40页 |
| 4.3 SPI接口内部模块设计 | 第40-46页 |
| 4.3.1 寄存器模块 | 第40-42页 |
| 4.3.2 发送模块设计 | 第42-43页 |
| 4.3.3 接收模块设计 | 第43-45页 |
| 4.3.4 中断模块设计 | 第45页 |
| 4.3.5 SPI时钟模块设计 | 第45-46页 |
| 4.4 本章小结 | 第46-47页 |
| 第5章 CAN总线控制器设计 | 第47-58页 |
| 5.1 CAN协议介绍 | 第47-48页 |
| 5.2 CAN总线控制器的组成结构和I/O端口定义 | 第48-50页 |
| 5.2.1 组成结构 | 第48-49页 |
| 5.2.2 I/O端口定义 | 第49-50页 |
| 5.3 CAN总线控制器的内部主要模块设计 | 第50-57页 |
| 5.3.1 寄存器模块 | 第50-51页 |
| 5.3.2 发送模块设计 | 第51-52页 |
| 5.3.3 接收模块设计 | 第52-54页 |
| 5.3.4 接收滤波模块设计 | 第54页 |
| 5.3.5 位时序模块设计 | 第54-57页 |
| 5.3.6 错误管理模块设计 | 第57页 |
| 5.4 本章小结 | 第57-58页 |
| 第6章 串行通信接口验证 | 第58-73页 |
| 6.1 SoC验证平台的搭建 | 第58页 |
| 6.2 定向功能测试 | 第58-70页 |
| 6.2.1 UART功能测试 | 第59-64页 |
| 6.2.2 SPI功能测试 | 第64-66页 |
| 6.2.3 I~2C功能测试 | 第66-68页 |
| 6.2.4 CAN功能测试 | 第68-70页 |
| 6.3 随机测试 | 第70-71页 |
| 6.4 异常测试 | 第71页 |
| 6.5 验证覆盖率 | 第71-72页 |
| 6.6 本章小结 | 第72-73页 |
| 第7章 总结与展望 | 第73-75页 |
| 7.1 论文工作总结 | 第73页 |
| 7.2 展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 附录 | 第79页 |