基于FPGA的TMS下脑电系统设计与研究
摘要 | 第5-6页 |
Abstract | 第6页 |
第1章 绪论 | 第9-15页 |
1.1 课题背景及研究的目的和意义 | 第9-10页 |
1.2 脑电信号 | 第10-11页 |
1.3 FPGA平台简介 | 第11-14页 |
1.4 本文的主要研究内容 | 第14-15页 |
第2章 TMS-EEG及信号预处理 | 第15-25页 |
2.1 TMS-EEG | 第15-18页 |
2.1.1 感应法 | 第16页 |
2.1.2 交互法 | 第16-18页 |
2.1.3 周期法 | 第18页 |
2.2 TMS-EEG结合问题 | 第18-21页 |
2.2.1 电极改进 | 第19页 |
2.2.2 放大器 | 第19-20页 |
2.2.3 眼球运动 | 第20页 |
2.2.4 肌肉活动 | 第20-21页 |
2.2.5 电极移动 | 第21页 |
2.2.6 电极极化 | 第21页 |
2.3 常规信号预处理方法 | 第21-24页 |
2.3.1 低通滤波 | 第21-23页 |
2.3.2 高通滤波 | 第23-24页 |
2.4 本章小结 | 第24-25页 |
第3章 全带宽放大器设计 | 第25-33页 |
3.1 全带宽放大器 | 第25页 |
3.2 防抖动电极 | 第25-26页 |
3.3 衰减电路 | 第26-28页 |
3.3.1 无源衰减电路 | 第27页 |
3.3.2 有源衰减电路 | 第27-28页 |
3.4 上位机补偿算法 | 第28-31页 |
3.4.1 数字衰减算法 | 第28-29页 |
3.4.2 数字滤波算法的双曲线变化 | 第29-30页 |
3.4.3 原始脑电信号重构 | 第30-31页 |
3.5 全带宽放大器实现 | 第31-32页 |
3.6 本章小结 | 第32-33页 |
第4章 EEG信号采集系统设计 | 第33-46页 |
4.1 前端放大电路的设计 | 第34-36页 |
4.2 模拟/数字转换电路 | 第36-38页 |
4.3 FPGA数字处理部分 | 第38-39页 |
4.4 USB传输 | 第39-42页 |
4.4.1 异步Slave FIFO写 | 第40-41页 |
4.4.2 异步Slave FIFO读 | 第41-42页 |
4.5 电源及隔离设计 | 第42-43页 |
4.6 上位机接收与显示 | 第43-44页 |
4.7 系统硬件设计 | 第44-45页 |
4.8 本章小结 | 第45-46页 |
第5章 FPGA平台的程序设计 | 第46-56页 |
5.1 数据采集及预处理模块 | 第46-48页 |
5.2 FIFO模块 | 第48-51页 |
5.3 FIR滤波模块 | 第51-53页 |
5.4 USB传输模块 | 第53-55页 |
5.5 本章小结 | 第55-56页 |
结论 | 第56-58页 |
参考文献 | 第58-61页 |
攻读硕士学位期间承担的科研任务与主要成果 | 第61-62页 |
致谢 | 第62-63页 |
作者简介 | 第63页 |