长基线水声定位系统DSP平台的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题背景与意义 | 第11页 |
| 1.2 水声定位系统发展概述 | 第11-13页 |
| 1.2.1 长基线定位系统 | 第12页 |
| 1.2.2 短基线定位系统 | 第12页 |
| 1.2.3 超短基线定位系统 | 第12-13页 |
| 1.3 实时数字信号处理概述 | 第13-14页 |
| 1.4 论文主要研究内容和目的 | 第14-15页 |
| 第二章 长基线定位基本理论与DSP平台方案设计 | 第15-26页 |
| 2.1 长基线定位系统工作原理 | 第15-18页 |
| 2.1.1 同步线性算法 | 第15-17页 |
| 2.1.2 同步非线性算法 | 第17-18页 |
| 2.2 时延估计技术 | 第18-23页 |
| 2.2.1 互相关法 | 第18-19页 |
| 2.2.2 相位谱法 | 第19-20页 |
| 2.2.3 广义互相关法 | 第20-21页 |
| 2.2.4 参量模型法 | 第21页 |
| 2.2.5 自适应时延估计法 | 第21-23页 |
| 2.3 DSP平台方案设计 | 第23-25页 |
| 2.3.1 处理结构设计 | 第24页 |
| 2.3.2 FPGA芯片的引入 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 DSP平台的硬件设计 | 第26-44页 |
| 3.1 硬件结构设计 | 第26页 |
| 3.2 模数转换模块 | 第26-28页 |
| 3.2.1 电路设计 | 第26-27页 |
| 3.2.2 功能实现 | 第27-28页 |
| 3.3 串.通信模块 | 第28-29页 |
| 3.4 WDT监控模块设计 | 第29-30页 |
| 3.5 FPGA逻辑控制模块设计 | 第30-35页 |
| 3.5.1 FPGA芯片选型 | 第30-31页 |
| 3.5.2 FPGA开发流程 | 第31-32页 |
| 3.5.3 优化FPGA功耗的设计 | 第32-34页 |
| 3.5.4 逻辑控制模块设计说明 | 第34-35页 |
| 3.6 DSP信号处理模块设计 | 第35-39页 |
| 3.6.1 DSP选型 | 第35-36页 |
| 3.6.2 基于TS201的系统设计 | 第36-38页 |
| 3.6.3 两个DSP之间的通信 | 第38-39页 |
| 3.6.4 DSP1和DSP2的联合调试 | 第39页 |
| 3.7 电源模块设计 | 第39-41页 |
| 3.7.1 电源滤波 | 第40-41页 |
| 3.7.2 瞬态干扰的抑制 | 第41页 |
| 3.8 印制电路板的抗干扰设计 | 第41-43页 |
| 3.8.1 布线规则 | 第41-42页 |
| 3.8.2 地线设计 | 第42-43页 |
| 3.9 DSP平台硬件 | 第43页 |
| 3.10 本章小结 | 第43-44页 |
| 第四章 DSP平台的软件设计 | 第44-61页 |
| 4.1 DSP软件设计语言 | 第44-49页 |
| 4.1.1 C语言设计框架 | 第44页 |
| 4.1.2 中断服务程序及硬件驱动 | 第44-45页 |
| 4.1.3 C程序优化 | 第45-49页 |
| 4.2 DSP程序的加载 | 第49-56页 |
| 4.2.1 加载程序内核与启动模式 | 第49页 |
| 4.2.2 EPROM启动 | 第49-52页 |
| 4.2.3 主机启动 | 第52-54页 |
| 4.2.4 链路启动 | 第54-56页 |
| 4.3 DSP程序设计 | 第56-59页 |
| 4.3.1 信号处理软件总框图 | 第56-57页 |
| 4.3.2 DSP1程序设计 | 第57-59页 |
| 4.3.3 DSP2程序设计 | 第59页 |
| 4.4 本章小结 | 第59-61页 |
| 第五章 DSP平台试验结果 | 第61-66页 |
| 5.1 水池功能实验 | 第61-64页 |
| 5.1.1 CW脉冲检测 | 第62-63页 |
| 5.1.2 LFM脉冲检测 | 第63-64页 |
| 5.2 湖上跑船试验 | 第64-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 结论与展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
