射频CMOS低噪声放大器设计及其功耗优化
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 课题的研究背景、现状及意义 | 第8-10页 |
| 1.2 无线通信标准的发展 | 第10-12页 |
| 1.3 低噪声放大器简介 | 第12页 |
| 1.4 论文的研究内容及结构安排 | 第12-14页 |
| 第二章 射频接收机 | 第14-20页 |
| 2.1 射频集成电路 | 第14-16页 |
| 2.2 射频接收机的基本原理 | 第16-17页 |
| 2.3 射频接收机的基本结构 | 第17-20页 |
| 第三章 低噪声放大器 | 第20-36页 |
| 3.1 电噪声 | 第20-21页 |
| 3.2 双端口网络 | 第21-23页 |
| 3.3 LNA结构的选择 | 第23-27页 |
| 3.4 低噪声放大器的设计 | 第27-36页 |
| 3.4.1 低噪声放大器的主要设计指标 | 第28-32页 |
| 3.4.2 设计工艺及元器件的选择 | 第32页 |
| 3.4.3 设计低噪声放大器的主要步骤 | 第32-36页 |
| 第四章 低噪声放大器的具体实现 | 第36-67页 |
| 4.1 工艺库的安装 | 第36-38页 |
| 4.2 晶体管选择 | 第38-42页 |
| 4.3 偏置电路设计 | 第42-46页 |
| 4.4 稳定性分析 | 第46-49页 |
| 4.5 匹配网络 | 第49-53页 |
| 4.5.1 输入匹配网络的设计 | 第50-53页 |
| 4.5.2 输出匹配网络的设计 | 第53页 |
| 4.6 匹配网络的实现 | 第53-67页 |
| 第五章 低噪声放大器版图设计 | 第67-75页 |
| 5.1 各种元器件的版图设计方法 | 第67-70页 |
| 5.1.1 电感版图 | 第67-69页 |
| 5.1.2 电容的版图结构 | 第69页 |
| 5.1.3 晶体管的版图结构 | 第69-70页 |
| 5.2 版图设计的技巧 | 第70页 |
| 5.3 完整的版图以及仿真结果 | 第70-75页 |
| 第六章 总结和展望 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 发表论文和参加科研情况说明 | 第80-81页 |
| 致谢 | 第81-82页 |
