| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 符号对照表 | 第14-16页 |
| 缩略语对照表 | 第16-20页 |
| 第一章 绪论 | 第20-28页 |
| 1.1 研究背景和意义 | 第20-23页 |
| 1.2 国内外研究现状 | 第23-26页 |
| 1.3 论文的创新点和组织结构 | 第26-28页 |
| 第二章 逐次逼近型ADC的非理想因素分析 | 第28-66页 |
| 2.1 逐次逼近型ADC及其关键模块概述 | 第28-31页 |
| 2.1.1 采样保持(S/H)电路 | 第28-29页 |
| 2.1.2 电容阵列 | 第29页 |
| 2.1.3 比较器 | 第29-30页 |
| 2.1.4 时钟及偏置电路 | 第30-31页 |
| 2.2 自举开关的非理想因素 | 第31-35页 |
| 2.3 电容阵列的非理想因素 | 第35-60页 |
| 2.3.1 电容失配 | 第35-39页 |
| 2.3.2 寄生电容 | 第39-40页 |
| 2.3.3 不同类型的电容阵列误差因素分析 | 第40-55页 |
| 2.3.4 一种改进的分段电容阵列结构 | 第55-59页 |
| 2.3.5 电容阵列的噪声 | 第59-60页 |
| 2.4 比较器的非理想因素 | 第60-64页 |
| 2.4.1 比较器类型及非理想因素 | 第60-63页 |
| 2.4.2 级联比较器 | 第63-64页 |
| 2.5 小结 | 第64-66页 |
| 第三章 逐次逼近型ADC的数字校准技术 | 第66-94页 |
| 3.1 常见的校准技术 | 第66-67页 |
| 3.2 一种适合分段电容阵列的失调双注入数字校准方法 | 第67-78页 |
| 3.2.1 欠二进制电容阵列的冗余特性及实现方式 | 第68-74页 |
| 3.2.2 失调双注入的数字校准算法 | 第74-78页 |
| 3.3 一种基于动态单元匹配的拆分型数字校准技术 | 第78-92页 |
| 3.3.1 拆分型数字校准技术 | 第78-79页 |
| 3.3.2 动态单元匹配技术 | 第79-85页 |
| 3.3.3 一种二进制编码的动态单元匹配技术 | 第85-86页 |
| 3.3.4 基于该动态单元匹配技术的数字校准算法 | 第86-92页 |
| 3.4 小结 | 第92-94页 |
| 第四章 基于失调双注入的欠二进制高精度逐次逼近型ADC | 第94-112页 |
| 4.1 整体结构 | 第94-95页 |
| 4.2 关键电路 | 第95-104页 |
| 4.2.1 改进的自举开关 | 第95-97页 |
| 4.2.2 整数型欠二进制的分段电容阵列 | 第97-98页 |
| 4.2.3 比较器 | 第98-103页 |
| 4.2.4 失调双注入数字校准电路 | 第103-104页 |
| 4.3 版图设计 | 第104-105页 |
| 4.4 测试结果及分析 | 第105-109页 |
| 4.5 小结 | 第109-112页 |
| 第五章 基于动态单元匹配的拆分型高精度逐次逼近型ADC | 第112-128页 |
| 5.1 整体结构 | 第112-113页 |
| 5.2 电路设计及关键模块 | 第113-122页 |
| 5.2.1 电容阵列 | 第114-115页 |
| 5.2.2 双模比较器 | 第115-118页 |
| 5.2.3 控制逻辑 | 第118-120页 |
| 5.2.4 带隙基准电路 | 第120-122页 |
| 5.3 测试结果及分析 | 第122-127页 |
| 5.4 小结 | 第127-128页 |
| 第六章 总结与展望 | 第128-130页 |
| 6.1 总结 | 第128-129页 |
| 6.2 展望 | 第129-130页 |
| 参考文献 | 第130-138页 |
| 致谢 | 第138-140页 |
| 作者简介 | 第140-141页 |
