低功耗SD卡主控模块的设计及研究
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景和意义 | 第8-9页 |
| 1.2 发展及研究现状 | 第9-11页 |
| 1.3 论文架构及安排 | 第11-12页 |
| 2 CMOS集成电路低功耗设计的理论分析 | 第12-22页 |
| 2.1 CMOS集成电路功耗来源 | 第12-14页 |
| 2.1.1 动态功耗 | 第12-13页 |
| 2.1.2 静态功耗 | 第13-14页 |
| 2.2 低功耗设计方法的研究 | 第14-19页 |
| 2.2.1 门控时钟技术 | 第14-15页 |
| 2.2.2 多电压技术 | 第15-16页 |
| 2.2.3 门控电源技术 | 第16-18页 |
| 2.2.4 存储器分块访问技术 | 第18-19页 |
| 2.3 低功耗设计流程 | 第19-21页 |
| 2.3.1 UPF标准 | 第19-20页 |
| 2.3.2 设计流程 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 SD卡主控模块设计及低功耗实现 | 第22-40页 |
| 3.1 SD卡主控模块设计 | 第22-32页 |
| 3.1.1 DMA控制器 | 第23-25页 |
| 3.1.2 NandFlash控制器 | 第25-28页 |
| 3.1.3 中断控制器 | 第28-29页 |
| 3.1.4 SD控制器 | 第29-32页 |
| 3.2 主控模块低功耗策略设计 | 第32页 |
| 3.3 主控模块低功耗策略实现 | 第32-39页 |
| 3.3.1 多电压供电及门控电源技术 | 第32-36页 |
| 3.3.2 门控时钟技术 | 第36-38页 |
| 3.3.3 存储器分块访问技术 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 4 SD卡主控模块的功能验证及功耗分析 | 第40-48页 |
| 4.1 主控模块集成 | 第40页 |
| 4.2 主控模块功能验证 | 第40-43页 |
| 4.2.1 验证平台搭建 | 第41页 |
| 4.2.2 验证结果及分析 | 第41-43页 |
| 4.3 功耗结果及分析 | 第43-46页 |
| 4.3.1 正常模式的功耗分析 | 第43-44页 |
| 4.3.2 低功耗模式的功耗分析 | 第44-46页 |
| 4.4 本章小结 | 第46-48页 |
| 5 总结与展望 | 第48-50页 |
| 致谢 | 第50-52页 |
| 参考文献 | 第52-54页 |
