L波段接收机射频前端硬件平台设计及实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-13页 |
| 1.1 课题的研究背景 | 第10页 |
| 1.2 课题的研究现状 | 第10-11页 |
| 1.3 论文的主要内容及结构安排 | 第11-13页 |
| 第2章 射频前端的基本理论 | 第13-18页 |
| 2.1 接收机射频前端的常见体系结构 | 第13-14页 |
| 2.1.1 直接下变频方式 | 第13页 |
| 2.1.2 超外差方式 | 第13-14页 |
| 2.1.3 数字中频方式 | 第14页 |
| 2.2 接收机射频前端的主要技术指标 | 第14-17页 |
| 2.2.1 噪声系数 | 第14-15页 |
| 2.2.2 灵敏度 | 第15页 |
| 2.2.3 线性度 | 第15-16页 |
| 2.2.4 动态范围 | 第16-17页 |
| 2.3 本章小结 | 第17-18页 |
| 第3章 射频前端的系统设计及仿真 | 第18-36页 |
| 3.1 总体方案设计 | 第18-23页 |
| 3.1.1 系统性能指标要求 | 第18页 |
| 3.1.2 系统体系结构的确定 | 第18-19页 |
| 3.1.3 系统频率变换方案设计 | 第19页 |
| 3.1.4 系统变频增益分配方案设计 | 第19-20页 |
| 3.1.5 系统的链路预算 | 第20-23页 |
| 3.2 低噪声放大器设计及仿真 | 第23-29页 |
| 3.2.1 低噪声放大器的主要技术指标 | 第23-24页 |
| 3.2.2 低噪声放大器的设计过程 | 第24-28页 |
| 3.2.3 仿真结果 | 第28-29页 |
| 3.3 频率合成器设计 | 第29-34页 |
| 3.3.1 锁相技术 | 第29-32页 |
| 3.3.2 频率合成器的主要技术指标 | 第32-33页 |
| 3.3.3 频率合成器的方案设计 | 第33-34页 |
| 3.4 AGC设计 | 第34页 |
| 3.5 系统时钟及频率配置单元 | 第34-35页 |
| 3.6 本章小结 | 第35-36页 |
| 第4章 射频前端的模块电路设计 | 第36-59页 |
| 4.1 接收滤波器 | 第36页 |
| 4.2 低噪声放大器设计 | 第36-37页 |
| 4.3 混频滤波及放大设计 | 第37-41页 |
| 4.3.1 一级混频器及滤波设计 | 第37-38页 |
| 4.3.2 一中频放大设计 | 第38-39页 |
| 4.3.3 二级混频器及滤波设计 | 第39-40页 |
| 4.3.4 二中频放大设计 | 第40-41页 |
| 4.4 AGC电路设计 | 第41-43页 |
| 4.5 频率合成器设计 | 第43-57页 |
| 4.5.1 频率合成器中主要器件的选型 | 第43-45页 |
| 4.5.2 相位噪声指标论证 | 第45-47页 |
| 4.5.3 频率合成总体方案论证 | 第47-48页 |
| 4.5.4 频率合成器电路设计 | 第48-57页 |
| 4.6 FPGA及外围电路设计 | 第57-58页 |
| 4.6.1 配置方式 | 第57页 |
| 4.6.2 供电模块 | 第57-58页 |
| 4.7 本章小结 | 第58-59页 |
| 第5章 射频前端的PCB设计及性能测试 | 第59-65页 |
| 5.1 射频前端的PCB设计 | 第59-61页 |
| 5.2 测试结果 | 第61-63页 |
| 5.3 本章小结 | 第63-65页 |
| 第6章 总结与展望 | 第65-66页 |
| 6.1 本文工作总结 | 第65页 |
| 6.2 对后续研究工作的展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录 | 第70页 |
