| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题研究的背景和意义 | 第11-12页 |
| 1.2 论文的主要工作 | 第12-13页 |
| 1.3 论文的结构安排 | 第13-15页 |
| 第二章 集成端机中数据链底层链路概述 | 第15-25页 |
| 2.1 战术数据链的特征与研究现状 | 第15-16页 |
| 2.2 系统硬件构架设计 | 第16-18页 |
| 2.3 数字信号处理中的关键理论及技术研究 | 第18-23页 |
| 2.3.1 带通采样定理 | 第18-20页 |
| 2.3.2 多速率数据处理 | 第20-21页 |
| 2.3.3 跨时钟域信号处理技术 | 第21-22页 |
| 2.3.4 FPGA内部数字滤波器设计方法 | 第22-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 数据链发射端机的设计与实现 | 第25-43页 |
| 3.1 发射端整体架构设计 | 第25-26页 |
| 3.2 时钟芯片LMK04806 | 第26-28页 |
| 3.2.1 时钟芯片LMK04806 | 第26-27页 |
| 3.2.2 时钟芯片寄存器配置 | 第27-28页 |
| 3.3 时钟与复位模块设计 | 第28-30页 |
| 3.3.1 时钟管理模块 | 第28-29页 |
| 3.3.2 复位逻辑模块 | 第29-30页 |
| 3.4 FPGA与DSP数据交互接口设计 | 第30-34页 |
| 3.4.1 GPIO | 第30页 |
| 3.4.2 Mcbsp接口设计 | 第30-32页 |
| 3.4.3 Ping-Pong Buffer设计 | 第32-33页 |
| 3.4.4 数据报传输协议设计 | 第33-34页 |
| 3.5 成形及CIC插值滤波器组的设计 | 第34-36页 |
| 3.5.1 成形滤波器 | 第34-35页 |
| 3.5.2 内插滤波器组 | 第35-36页 |
| 3.6 AD9957控制逻辑设计 | 第36-42页 |
| 3.6.1 AD9957数据端口 | 第37-38页 |
| 3.6.2 AD9957的SPI控制接口 | 第38-39页 |
| 3.6.3 AD9957工作寄存器配置 | 第39-40页 |
| 3.6.4 SPI串行总线在FPGA内部的设计与实现 | 第40-41页 |
| 3.6.5 DAC芯片插值滤波器组 | 第41-42页 |
| 3.7 本章小结 | 第42-43页 |
| 第四章 数据链接收端机的设计与实现 | 第43-55页 |
| 4.1 接收机整体架构设计 | 第43-44页 |
| 4.2 LTC2158的配置及数据接收 | 第44-45页 |
| 4.3 跨时钟域数据处理及异步缓冲器的设计 | 第45-47页 |
| 4.3.1 跨时钟域信号处理 | 第45页 |
| 4.3.2 异步FIFO的设计 | 第45-47页 |
| 4.4 ADC直流偏移校正及数字下变频 | 第47-48页 |
| 4.5 接收端CIC抽取及匹配滤波器组设计 | 第48-49页 |
| 4.6 粗同步、精同步逻辑设计 | 第49-52页 |
| 4.6.1 粗同步设计流程 | 第51页 |
| 4.6.2 精同步设计流程 | 第51-52页 |
| 4.7 接收端Buffer设计 | 第52页 |
| 4.8 本章小结 | 第52-55页 |
| 第五章 系统验证及结论 | 第55-67页 |
| 5.1 仿真及验证工具 | 第55-56页 |
| 5.1.1 Modelsim仿真软件 | 第55页 |
| 5.1.2 Chipscope在线逻辑分析仪 | 第55-56页 |
| 5.2 验证模块及结果分析 | 第56-65页 |
| 5.2.1 AD9957模块仿真及验证 | 第56-59页 |
| 5.2.2 LTC2158模块仿真及验证 | 第59-60页 |
| 5.2.3 Mcbsp接口模块仿真及验证 | 第60-61页 |
| 5.2.4 CIC内插、抽取模块验证 | 第61-63页 |
| 5.2.5 本板自环同步逻辑模块验证 | 第63-64页 |
| 5.2.6 跨板调试中信号正确性验证 | 第64-65页 |
| 5.2.7 FPGA资源利用情况 | 第65页 |
| 5.3 本章小结 | 第65-67页 |
| 第六章 总结和展望 | 第67-69页 |
| 6.1 论文工作总结 | 第67页 |
| 6.2 论文工作展望 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71页 |