首页--工业技术论文--无线电电子学、电信技术论文--无线通信论文

基于FPGA的自适应NFC兼容性测试仪表关键功能模块的设计与实现

摘要第5-7页
ABSTRACT第7-9页
第一章 绪论第13-21页
    1.1 NFC技术概述第13-14页
    1.2 NFC技术通信方式及应用场景第14页
    1.3 NFC技术国内外相关发展现状第14-15页
    1.4 NFC相关测试仪表发展现状第15-16页
    1.5 本课题研究意义第16-17页
    1.6 主要工作及论文结构安排第17-19页
    1.7 本章小结第19-20页
    参考文献第20-21页
第二章 NFC和FPGA技术概述第21-33页
    2.1 NFC相关的标准化组织第21-22页
        2.1.1 ISO/IEC第21-22页
        2.1.2 NFC Forum第22页
        2.1.3 ECMA第22页
    2.2 NFC Forum协议架构第22-23页
    2.3 NFC测试技术概述第23-25页
        2.3.1 R/W兼容性测试第24页
        2.3.2 POS兼容性测试第24页
        2.3.3 仪表兼容性测试第24-25页
    2.4 NFC通信流程第25-26页
    2.5 NFC测试难点第26-27页
    2.6 FPGA技术概述第27-29页
        2.6.1 基本概念第27页
        2.6.2 FPGA系统架构第27-29页
        2.6.3 FPGA技术优势第29页
    2.7 本章小结第29-31页
    参考文献第31-33页
第三章 调制和参数可调功能模块的设计与实现第33-55页
    3.1 测试仪表系统整体介绍第34-35页
    3.2 调制系统简介第35页
    3.3 功能模块设计与实现第35-45页
        3.3.1 ARM与FPGA通信接口第37-39页
        3.3.2 NRZ-L编码部分第39-42页
        3.3.3 基带信号映射与10%ASK调制第42-44页
        3.3.4 调制模块顶层第44-45页
    3.4 可调参数配置模块设计与实现第45-52页
    3.5 本章小结第52-53页
    参考文献第53-55页
第四章 解调功能模块的设计与实现第55-65页
    4.1 解调系统简介第55-57页
    4.2 功能模块设计与实现第57-63页
        4.2.1 解调方案设计第58-59页
        4.2.2 中值计算部分第59-61页
        4.2.3 中值判决部分第61-62页
        4.2.4 时间测量部分第62页
        4.2.5 解调部分顶层第62-63页
    4.3 本章小结第63-64页
    参考文献第64-65页
第五章 同频信号提取模块的设计与实现第65-73页
    5.1 时钟信号第65-67页
        5.1.1 FPGA工作时钟第66页
        5.1.2 PCD模式和PICC模式工作时的时钟第66-67页
        5.1.3 本设计采用的同步方案第67页
    5.2 同频载波信号提取的设计第67-69页
        5.2.1 硬件设计第68页
        5.2.2 FPGA时钟提取第68-69页
    5.3 仿真结果第69页
    5.4 本章小结第69-71页
    参考文献第71-73页
第六章 关键功能模块的实现及分析第73-89页
    6.1 调制功能模块的实现结果与分析第73-74页
    6.2 解调功能模块的实现结果与分析第74-76页
    6.3 参数可调配置模块的实现结果与分析第76-86页
        6.3.1 载波频率可调的实现结果与分析第76-77页
        6.3.2 射频场强可调的实现结果与分析第77-79页
        6.3.3 EGT可调的实现结果与分析第79-81页
        6.3.4 包络边沿时间可调的实现结果与分析第81-82页
        6.3.5 调制系数可调的实现结果与分析第82-84页
        6.3.6 基带通信速率可调的实现结果与分析第84-86页
    6.4 同频信号提取功能模块的实现结果与分析第86-87页
    6.5 本章小结第87-89页
第七章 总结与展望第89-91页
致谢第91-93页
作者攻读硕士学位期间发表的学术论文目录第93页

论文共93页,点击 下载论文
上一篇:基于蜂窝网络数据的用户移动性分析和兴趣区挖掘
下一篇:数据链集成端机中FPGA子系统的设计与实现