| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 前言 | 第8-9页 |
| 1.2 课题的研究背景、研究目的和研究意义 | 第9页 |
| 1.3 本课题的主要研究内容与论文的组织结构 | 第9-11页 |
| 第二章 FPGA设计简介 | 第11-16页 |
| 2.1 可编程逻辑器件 | 第11-12页 |
| 2.1.1 ASIC的分类 | 第11-12页 |
| 2.1.2 FPGA器件简介 | 第12页 |
| 2.2 Altera公司Cyclone型FPGA器件简介 | 第12-13页 |
| 2.3 Altera系列FPGA开发语言和开发环境 | 第13-14页 |
| 2.3.1 概述 | 第13页 |
| 2.3.2 硬件描述语言 | 第13页 |
| 2.3.3 Quartus II集成开发环境介绍 | 第13页 |
| 2.3.4 Modelsim集成开发环境介绍 | 第13-14页 |
| 2.4 FPGA的设计要点 | 第14-16页 |
| 2.4.1 概述 | 第14页 |
| 2.4.2 自顶向下(Top-Down)设计理念 | 第14-15页 |
| 2.4.3 FPGA系统的设计流程 | 第15-16页 |
| 第三章 雷达传感器简介 | 第16-24页 |
| 3.1 接口与原理框图 | 第17-19页 |
| 3.1.1 外观及原理框图 | 第17-19页 |
| 3.1.2 接口定义 | 第19页 |
| 3.1.3 参数说明 | 第19页 |
| 3.2 性能说明 | 第19-20页 |
| 3.3 应用原理 | 第20-23页 |
| 3.3.1 对静态物体进行距离测量的FMCW雷达 | 第20页 |
| 3.3.2 对运动物体的距离和速度同步测量的FMCW雷达 | 第20-23页 |
| 3.4 雷达模块安装说明 | 第23-24页 |
| 第四章 FFT原理及硬件实现结构 | 第24-35页 |
| 4.1 基-2FFT算法 | 第24-32页 |
| 4.1.1 直接计算DFT的问题及改进途径 | 第24页 |
| 4.1.2 改善DFT运算效率的基本途径 | 第24-25页 |
| 4.1.3 基-2 FFT算法基本原理 | 第25-30页 |
| 4.1.4 DIT-FFT算法与直接计算DFT运算量的比较 | 第30-31页 |
| 4.1.5 DIT-FFT的运算规律 | 第31-32页 |
| 4.2 有限字长效应 | 第32页 |
| 4.3 块浮点数 | 第32页 |
| 4.4 FFT算法的硬件实现结构 | 第32-35页 |
| 4.4.1 流水线的设计思想 | 第32-33页 |
| 4.4.2 系统硬件结构设计 | 第33-35页 |
| 第五章 基于FPGA的雷达信号处理器的设计 | 第35-47页 |
| 5.1 ADS8556简介 | 第35-39页 |
| 5.1.1 ADS8556供电 | 第36页 |
| 5.1.2 ADS8556应用 | 第36-37页 |
| 5.1.3 ADS8556的FPGA实现 | 第37-38页 |
| 5.1.4 ADS8556使用注意事项 | 第38-39页 |
| 5.2 FFT处理器的FPGA设计 | 第39-44页 |
| 5.2.1 FFT处理器总体结构 | 第39-40页 |
| 5.2.2 RAM数据存储器单元的设计 | 第40页 |
| 5.2.3 ROM旋转因子模块的设计 | 第40页 |
| 5.2.4 蝶形运算单元的设计 | 第40-42页 |
| 5.2.5 地址产生单元的设计 | 第42-44页 |
| 5.2.6 控制单元的设计 | 第44页 |
| 5.3 基于FPGA的FFT的系统仿真 | 第44-47页 |
| 第六章 全文总结 | 第47-48页 |
| 6.1 总结 | 第47页 |
| 6.2 展望 | 第47-48页 |
| 参考文献 | 第48-51页 |
| 附录一 | 第51-56页 |
| 附录二 | 第56-58页 |
| 攻读硕士学位期间发表的学术论文 | 第58-59页 |
| 致谢 | 第59-60页 |
| 详细摘要 | 第60-61页 |
| Abstract | 第61-62页 |
