| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 引言 | 第7页 |
| 1.2 电路自动合成的国内外研究现状 | 第7-8页 |
| 1.3 硬件实现电路自动合成算法的研究意义 | 第8-9页 |
| 1.4 本文的内容组织及其安排 | 第9-11页 |
| 第二章 电路自动合成的算法 | 第11-22页 |
| 2.1 几种用于电路自动合成的常用算法 | 第11-12页 |
| 2.2 改进基因表达式克隆选择算法 | 第12-17页 |
| 2.2.1 基因表达式编码 | 第12-14页 |
| 2.2.2 IGE-CSA编码 | 第14-17页 |
| 2.2.3 克隆选择算法 | 第17页 |
| 2.3 IGE-CSA算法的设计 | 第17-22页 |
| 第三章 组合逻辑电路自动合成算法的硬件实现 | 第22-31页 |
| 3.1 组合逻辑电路设计的研究现状 | 第22-23页 |
| 3.2 FPGA 概述 | 第23页 |
| 3.3 QUARTUS II开发平台简介 | 第23-24页 |
| 3.4 HANDEL-C 语言简介 | 第24-25页 |
| 3.5 组合逻辑电路的编码方案 | 第25-27页 |
| 3.6 基于FPGA 的组合逻辑电路自动合成算法的硬件实现 | 第27-31页 |
| 第四章 实验与结论 | 第31-44页 |
| 4.1 三输入一输出组合逻辑电路的自动合成 | 第31-34页 |
| 4.2 四输入一输出组合逻辑电路的自动合成 | 第34-37页 |
| 4.3 对比实验 | 第37-44页 |
| 第五章 总结 | 第44-45页 |
| 参考文献 | 第45-50页 |
| 致谢 | 第50-51页 |
| 附录A：硕士研究生期间发表论文 | 第51-52页 |
| 详细摘要 | 第52-56页 |