| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 本课题研究的目的意义 | 第10-11页 |
| 1.4 本篇论文主要研究内容 | 第11-13页 |
| 第2章 离散希尔伯特变换算法实现 | 第13-27页 |
| 2.1 离散希尔伯特变换算法 | 第13-15页 |
| 2.2 脉动阵列实现离散希尔伯特变换 | 第15-17页 |
| 2.3 Hartley 变换实现离散希尔伯特变换 | 第17页 |
| 2.4 离散傅里叶变换实现离散希尔伯特变换 | 第17-26页 |
| 2.4.1 基 2 快速傅里叶变换算法 | 第18-23页 |
| 2.4.2 基 4 快速傅里叶变换算法 | 第23-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 存储结构 DHT 硬件结构的设计与实现 | 第27-46页 |
| 3.1 DHT 实现的蝶形流程图设计 | 第27-29页 |
| 3.2 DHT 硬件结构框图设计 | 第29页 |
| 3.3 单个蝶形运算单元的 DHT 硬件结构设计 | 第29-35页 |
| 3.3.1 单个运算单元的 pe 模块设计与实现 | 第30-32页 |
| 3.3.2 单个运算单元的控制器设计 | 第32-35页 |
| 3.4 并行结构 DHT 硬件电路结构设计与实现 | 第35-39页 |
| 3.4.1 并行结构的蝶形运算单元的设计实现 | 第36-37页 |
| 3.4.2 并行结构的控制器设计 | 第37-39页 |
| 3.5 运算数据的存储结构设计 | 第39-40页 |
| 3.6 浮点加法器乘法器的实现 | 第40-43页 |
| 3.6.1 单精度浮点数格式 | 第40-41页 |
| 3.6.2 单精度浮点加法器的实现 | 第41-42页 |
| 3.6.3 单精度浮点乘法器的实现 | 第42-43页 |
| 3.7 DHT 模块的仿真验证 | 第43-44页 |
| 3.8 DHT 硬件电路性能分析 | 第44-45页 |
| 3.9 本章小结 | 第45-46页 |
| 第4章 DHT 的 FPGA 硬件加速系统设计与实现 | 第46-58页 |
| 4.1 用 FPGA 实现 DHT 的优势 | 第46-51页 |
| 4.3 DHT 硬件加速系统设计实现 | 第51-55页 |
| 4.4 DHT 的 FPGA 硬件加速系统验证 | 第55-57页 |
| 4.5 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63页 |