用于高速流水线ADC的快速锁定低抖动时钟占空比电路
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题研究背景 | 第7页 |
| 1.2 占空比调制电路的发展和动态 | 第7-8页 |
| 1.3 论文的内容安排 | 第8-11页 |
| 第二章 基于延迟锁相环原理的占空比调制电路 | 第11-31页 |
| 2.1 锁相环的基本工作原理 | 第11-12页 |
| 2.2 延迟锁相环的基本工作原理 | 第12-15页 |
| 2.2.1 DLL的工作原理 | 第12-13页 |
| 2.2.2 DLL的闭环结构分析 | 第13-14页 |
| 2.2.3 DLL与PLL的比较 | 第14-15页 |
| 2.3 延迟锁相环电路结构分析 | 第15-23页 |
| 2.3.1 鉴相器的原理与结构分析 | 第15-16页 |
| 2.3.2 电荷泵的结构与动态分析 | 第16-19页 |
| 2.3.3 环路滤波器的结构与动态分析 | 第19-20页 |
| 2.3.4 脉冲宽度控制级结构与动态分析 | 第20-22页 |
| 2.3.5 压控延迟电路结构与动态分析 | 第22-23页 |
| 2.4 相位噪声和时钟抖动 | 第23-26页 |
| 2.4.1 相位噪声 | 第23-25页 |
| 2.4.2 时钟的抖动 | 第25-26页 |
| 2.4.2.1 时钟抖动的分类 | 第25-26页 |
| 2.5 时钟抖动对模数转换器性能的影响 | 第26-28页 |
| 2.6 提高时钟抖动性能方法 | 第28-29页 |
| 2.7 小结 | 第29-31页 |
| 第三章 占空比调制电路设计 | 第31-47页 |
| 3.1 占空比调制电路性能指标及结构 | 第31-35页 |
| 3.1.1 设计目标及电路参数 | 第31-32页 |
| 3.1.2 典型时钟占空比调制电路的结构 | 第32-33页 |
| 3.1.3 时钟占空比调制电路的结构 | 第33-34页 |
| 3.1.4 占空比调制电路线性模型 | 第34-35页 |
| 3.2 时钟边沿产生电路设计 | 第35-38页 |
| 3.2.1 时钟产生 | 第35页 |
| 3.2.2 时钟下降沿微分电路 | 第35-37页 |
| 3.2.3 时钟上升沿微分电路 | 第37-38页 |
| 3.3 电荷泵电路 | 第38-43页 |
| 3.3.1 传统电荷泵 | 第38-40页 |
| 3.3.2 本文电荷泵电路设计 | 第40-43页 |
| 3.4 抖动退化放大器、压控延迟电路和缓冲器 | 第43-45页 |
| 3.5 启动电路 | 第45-46页 |
| 3.6 小结 | 第46-47页 |
| 第四章 占空比调制电路整体结构及仿真 | 第47-59页 |
| 4.1 电荷泵电路 | 第47-50页 |
| 4.2 压控延迟电路 | 第50-51页 |
| 4.3 系统电路的启动及锁定时间分析 | 第51-53页 |
| 4.4 占空比调制电路整体电路功能及性能仿真 | 第53-55页 |
| 4.5 系统电路时钟抖动分析 | 第55-57页 |
| 4.5.1 占空比调制电路输出时钟抖动特性 | 第55-56页 |
| 4.5.2 占空比调制电路整体PVT特性 | 第56页 |
| 4.5.3 占空比调制电路整体性能优势 | 第56-57页 |
| 4.9 小结 | 第57-59页 |
| 第五章 占空比调制电路的版图设计 | 第59-63页 |
| 5.1 版图设计时需要考虑的因素 | 第59-60页 |
| 5.1.1 寄生参数 | 第59页 |
| 5.1.2 噪声干扰 | 第59-60页 |
| 5.2 占空比调制电路版图设计 | 第60-61页 |
| 5.3 小结 | 第61-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 科研情况 | 第71页 |
