基于高调制频率数字锁相放大的电缆水中电容在线检测方法研究
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题背景及研究意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.2.1 国外的发展状况 | 第12-13页 |
| 1.2.2 国内的发展状况 | 第13页 |
| 1.3 主要研究内容 | 第13-15页 |
| 第二章 基于高调制频率的DLIA | 第15-30页 |
| 2.1 相关检测理论 | 第15-18页 |
| 2.1.1 相关函数 | 第15-16页 |
| 2.1.2 互相关检测 | 第16-17页 |
| 2.1.3 相敏检波器 | 第17-18页 |
| 2.2 锁相放大器 | 第18-25页 |
| 2.2.1 模拟锁相放大器原理 | 第19-22页 |
| 2.2.2 正交锁相放大器原理 | 第22-23页 |
| 2.2.3 数字锁相放大器原理 | 第23-24页 |
| 2.2.4 模拟与数字型对比 | 第24-25页 |
| 2.3 高调制频率DLIA | 第25-29页 |
| 2.3.1 理论基础 | 第25-26页 |
| 2.3.2 算法实现 | 第26-29页 |
| 2.3.3 算法的优势分析 | 第29页 |
| 2.4 本章总结 | 第29-30页 |
| 第三章 系统总体方案设计 | 第30-41页 |
| 3.1 水电容在线检测总方案 | 第31页 |
| 3.2 水电容转换/处理单元 | 第31-34页 |
| 3.2.1 电容/电压转换 | 第31-33页 |
| 3.2.2 反馈电阻热噪声的消除 | 第33-34页 |
| 3.2.3 信号转换单元 | 第34页 |
| 3.3 基于FPGA的高调制频率DLIA | 第34-37页 |
| 3.4 FPGA技术简介 | 第37-40页 |
| 3.4.1 FPGA设计流程 | 第37-38页 |
| 3.4.2 FPGA器件介绍 | 第38-39页 |
| 3.4.3 硬件开发语言 | 第39-40页 |
| 3.5 本章总结 | 第40-41页 |
| 第四章 硬件电路设计 | 第41-46页 |
| 4.1 电容/电压转换电路 | 第41-42页 |
| 4.2 ADC模数转换设计 | 第42-44页 |
| 4.3 DAC数模转换设计 | 第44-45页 |
| 4.4 本章总结 | 第45-46页 |
| 第五章 FPGA的高调制频率DLIA逻辑设计 | 第46-58页 |
| 5.1 ADC/DAC控制模块 | 第46-47页 |
| 5.2 交流激励信号 | 第47-49页 |
| 5.2.1 DDS原理 | 第48页 |
| 5.2.2 FPGA具体实现 | 第48-49页 |
| 5.3 高调制频率算法的相敏检波 | 第49-51页 |
| 5.4 求幅值运算 | 第51-54页 |
| 5.4.1 CORDIC算法 | 第52-53页 |
| 5.4.2 FPGA的具体实现 | 第53-54页 |
| 5.5 FPGA中的小数运算 | 第54-55页 |
| 5.6 串口输出 | 第55-57页 |
| 5.7 本章总结 | 第57-58页 |
| 第六章 实验和分析 | 第58-62页 |
| 6.1 FPGA功能仿真分析 | 第58-60页 |
| 6.1.1 激励信号的仿真结果 | 第58-59页 |
| 6.1.2 相敏检波的仿真结果 | 第59页 |
| 6.1.3 幅值运算的仿真结果 | 第59-60页 |
| 6.2 系统测试和分析 | 第60-61页 |
| 6.3 本章总结 | 第61-62页 |
| 第七章 总结与展望 | 第62-64页 |
| 7.1 总结 | 第62页 |
| 7.2 展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 在读期间公开发表的论文和承担科研项目及取得成果 | 第67-68页 |
| 致谢 | 第68页 |
