EDGE基站系统物理层下行链路与API的设计实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-11页 |
| ·项目研究背景 | 第9-10页 |
| ·本文主要工作和结构安排 | 第10-11页 |
| 第二章 EDGE系统介绍 | 第11-19页 |
| ·EDGE系统简介 | 第11-12页 |
| ·EDGE系统整体结构 | 第12-19页 |
| ·物理信道与帧结构 | 第12-14页 |
| ·逻辑信道 | 第14-16页 |
| ·网络组成 | 第16-19页 |
| 第三章 picoChip开发平台 | 第19-25页 |
| ·picoChip芯片简介 | 第19-22页 |
| ·picoChip开发平台 | 第22-25页 |
| 第四章 下行链路的设计与实现 | 第25-65页 |
| ·信道编码过程的设计与实现 | 第25-38页 |
| ·信道编码及交织技术 | 第25-28页 |
| ·BsTxFec模块的设计与实现 | 第28-38页 |
| ·BsTxBlockCtrl模块 | 第28页 |
| ·BsTxDepack模块 | 第28页 |
| ·BsTxUSF模块 | 第28-29页 |
| ·BsTxPreCRCRng模块 | 第29-30页 |
| ·BsTxCRC模块 | 第30页 |
| ·BsTxReorder模块 | 第30-31页 |
| ·BsTxCC模块 | 第31-32页 |
| ·BsTxPuncEnd模块 | 第32-34页 |
| ·BsTxInterlevEnd模块 | 第34-38页 |
| ·突发脉冲成型过程的设计与实现 | 第38-46页 |
| ·突发脉冲成型 | 第38-42页 |
| ·突发脉冲序列 | 第38-40页 |
| ·复帧结构 | 第40-42页 |
| ·BsTxBurstChain模块的设计与实现 | 第42-46页 |
| ·BsTxBlockCtrl模块 | 第42页 |
| ·BsTxBurstBuild模块 | 第42-45页 |
| ·BsTxWSdram模块 | 第45-46页 |
| ·BsTxRSdram模块 | 第46页 |
| ·GMSK与8PSK联合调制的设计与实现 | 第46-65页 |
| ·GMSK与8PSK联合调制器的设计 | 第46-57页 |
| ·Laurent分解算法 | 第47-49页 |
| ·基于Laurent算法的GMSK与8PSK调制 | 第49-55页 |
| ·联合调制器设计方案 | 第55-56页 |
| ·联合调制器定点化设计方案 | 第56-57页 |
| ·BsTxTsChain模块设计与实现 | 第57-65页 |
| ·BsTxTsCtrl模块 | 第58页 |
| ·BsTxModu模块 | 第58-64页 |
| ·BsTxStateSwt模块 | 第64页 |
| ·BsTxEnCap模块 | 第64-65页 |
| 第五章 API模块设计与实现 | 第65-79页 |
| ·API总体架构 | 第65-68页 |
| ·下行链路API模块功能设计与实现 | 第68-79页 |
| ·BsApiln模块 | 第68-70页 |
| ·BsTxCtrl模块 | 第70-72页 |
| ·BsTxData模块 | 第72-75页 |
| ·BsApiBer模块 | 第75-76页 |
| ·BsTchData模块 | 第76-78页 |
| ·BsApiOut模块 | 第78-79页 |
| 第六章 结束语 | 第79-81页 |
| ·论文工作总结 | 第79页 |
| ·进一步的研究工作 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83-84页 |
| 攻读学位期间发表的学术论文 | 第84页 |
