多通道脑电采集系统的研究与设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 研究现状及发展趋势 | 第11-12页 |
| 1.3 论文的研究内容及组织架构 | 第12-14页 |
| 1.3.1 论文的研究内容 | 第12-13页 |
| 1.3.2 论文的组织架构 | 第13-14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 系统的总体设计方案 | 第15-18页 |
| 2.1 系统架构 | 第15-17页 |
| 2.1.1 多通道模拟前端放大电路 | 第15-17页 |
| 2.1.2 支持多通道采集的数字电路模块 | 第17页 |
| 2.2 本章小结 | 第17-18页 |
| 第三章 多通道模拟前端放大电路的设计 | 第18-33页 |
| 3.1 多通道模拟前端放大电路的硬件架构 | 第18页 |
| 3.2 右腿驱动电路的设计 | 第18-24页 |
| 3.2.1 传统的右腿驱动电路的设计 | 第18-22页 |
| 3.2.2 本文改良的右腿驱动电路设计 | 第22-24页 |
| 3.3 静电保护电路的设计 | 第24-25页 |
| 3.4 仪表放大电路的设计 | 第25-27页 |
| 3.5 高增益放大电路的设计 | 第27-29页 |
| 3.6 多通道复用电路的设计 | 第29-30页 |
| 3.7 模数转换电路的设计 | 第30-31页 |
| 3.8 PCB布局布线 | 第31-32页 |
| 3.9 本章小结 | 第32-33页 |
| 第四章 支持多通道采集的数字电路模块设计 | 第33-48页 |
| 4.1 支持多通道采集的数字电路的硬件架构 | 第33页 |
| 4.2 主控芯片的选型 | 第33-34页 |
| 4.3 电源电路的设计 | 第34-40页 |
| 4.3.1 电源电路的上电时序要求 | 第34-35页 |
| 4.3.2 FPGA芯片IO电压的确定 | 第35页 |
| 4.3.3 IO电源供电方案的确定 | 第35-37页 |
| 4.3.4 去耦电容的确定 | 第37-40页 |
| 4.4 DDR3电路的设计 | 第40-41页 |
| 4.5 千兆以太网电路的设计 | 第41-43页 |
| 4.6 PCB布局布线 | 第43-47页 |
| 4.6.1 电源系统的纹波噪声 | 第43-44页 |
| 4.6.2 信号完整性的分析与设计 | 第44-45页 |
| 4.6.3 信号时序的分析与设计 | 第45-47页 |
| 4.7 本章小结 | 第47-48页 |
| 第五章 多通道脑电采集系统测试与验证 | 第48-58页 |
| 5.1 多通道模拟前端放大性能测试 | 第48-51页 |
| 5.1.1 多通道模拟前端放大电路的测试 | 第48-50页 |
| 5.1.2 模拟前端放大电路实测 | 第50-51页 |
| 5.2 支持多通道采集的数字电路的性能测试 | 第51-54页 |
| 5.3 多通道脑电采集系统的整体测试 | 第54-57页 |
| 5.4 本章小结 | 第57-58页 |
| 总结与展望 | 第58-60页 |
| 总结 | 第58页 |
| 展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 攻读硕士学位期间取得的研究成果 | 第63-64页 |
| 致谢 | 第64-66页 |
| 附件 | 第66页 |
