| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 缩略词 | 第12-13页 |
| 第一章 绪论 | 第13-23页 |
| 1.1 研究背景 | 第13-15页 |
| 1.2 全掩码AES电路的硬件实现的研究现状分析 | 第15-21页 |
| 1.2.1 AES算法的硬件实现 | 第16-19页 |
| 1.2.2 掩码S-盒 | 第19-20页 |
| 1.2.3 全掩码轮变换 | 第20页 |
| 1.2.4 全掩码AES加解密电路 | 第20-21页 |
| 1.3 本文主要研究内容 | 第21页 |
| 1.4 论文结构安排 | 第21-23页 |
| 第二章 功耗攻击原理及功耗攻击平台的设计与实现 | 第23-40页 |
| 2.1 功耗攻击的原理 | 第23-27页 |
| 2.1.1 功耗攻击的物理基础 | 第23-24页 |
| 2.1.2 简单功耗攻击SPA | 第24-25页 |
| 2.1.3 差分功耗攻击DPA | 第25-27页 |
| 2.1.4 高阶差分功耗攻击HODPA | 第27页 |
| 2.2 功耗攻击平台的设计与实现 | 第27-39页 |
| 2.2.1 功耗攻击平台的结构设计 | 第28-33页 |
| 2.2.2 功耗攻击平台的实现 | 第33-39页 |
| 2.3 本章小结 | 第39-40页 |
| 第三章 高性能掩码S-盒的研究与设计 | 第40-66页 |
| 3.1 S-盒的掩码技术 | 第40-42页 |
| 3.1.1 布尔掩码技术 | 第40-41页 |
| 3.1.2 乘法掩码技术 | 第41页 |
| 3.1.3 复合域掩码技术 | 第41-42页 |
| 3.2 基于复合域运算的掩码S-盒设计与实现 | 第42-61页 |
| 3.2.1 复合域掩码S-盒的结构设计 | 第42-44页 |
| 3.2.2 基于复合域的掩码求逆电路的设计 | 第44-50页 |
| 3.2.3 基于复合域的掩码映射矩阵电路的设计 | 第50-52页 |
| 3.2.4 掩码S-盒的面积优化 | 第52-61页 |
| 3.3 综合结果 | 第61-63页 |
| 3.4 安全性分析 | 第63-65页 |
| 3.4.1 安全性的理论分析 | 第63-64页 |
| 3.4.2 实验与验证 | 第64-65页 |
| 3.5 本章小结 | 第65-66页 |
| 第四章 高性能全掩码轮变换的设计与实现 | 第66-80页 |
| 4.1 总体设计方案 | 第66-67页 |
| 4.2 分模块设计 | 第67-74页 |
| 4.2.1 掩码字节替换复用结构设计 | 第68页 |
| 4.2.2 掩码行移位结构设计 | 第68-69页 |
| 4.2.3 掩码列混淆复用结构设计 | 第69-73页 |
| 4.2.4 加解密复用的全掩码轮变换顶层模块结构设计 | 第73-74页 |
| 4.3 功能验证与综合结果 | 第74-77页 |
| 4.3.1 功能验证 | 第74-76页 |
| 4.3.2 综合结果 | 第76-77页 |
| 4.4 安全性分析 | 第77-79页 |
| 4.4.1 安全性的理论分析 | 第77-78页 |
| 4.4.2 实验与验证 | 第78-79页 |
| 4.5 本章小结 | 第79-80页 |
| 第五章 高性能全掩码AES加解密电路的设计与实现 | 第80-95页 |
| 5.1 总体设计方案 | 第80页 |
| 5.2 分模块设计 | 第80-88页 |
| 5.2.1 全掩码轮变换复用结构设计 | 第81页 |
| 5.2.2 掩码密钥扩展复用结构设计 | 第81-85页 |
| 5.2.3 全掩码AES加解密电路的辅助模块设计 | 第85-87页 |
| 5.2.4 全掩码AES加解密电路的控制器设计 | 第87-88页 |
| 5.3 功能验证与综合结果 | 第88-91页 |
| 5.3.1 功能验证 | 第88-90页 |
| 5.3.2 综合结果 | 第90-91页 |
| 5.4 安全性分析 | 第91-94页 |
| 5.4.1 安全性的理论分析 | 第91-92页 |
| 5.4.2 实验与验证 | 第92-94页 |
| 5.5 本章小结 | 第94-95页 |
| 第六章 总结与展望 | 第95-96页 |
| 参考文献 | 第96-101页 |
| 致谢 | 第101-102页 |
| 在学期间的研究成果及发表的学术论文 | 第102-103页 |
| 附录A GF(24)域的运算公式 | 第103-104页 |
| 附录B GF(24)域的掩码运算公式 | 第104-106页 |
| 附录C 采用DACSE算法对掩码运算进行优化 | 第106-109页 |