| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题的研究背景及意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本课题的主要技术路线 | 第11-12页 |
| 1.4 主要内容和论文结构 | 第12-13页 |
| 第二章 ARINC429总线通讯板卡的硬件电路设计 | 第13-18页 |
| 2.1 系统的硬件电路设计概述 | 第13页 |
| 2.2 电源电路 | 第13-14页 |
| 2.3 FPGA最小系统 | 第14-15页 |
| 2.3.1 FPGA电源部分 | 第14页 |
| 2.3.2 FPGA下载调试部分 | 第14-15页 |
| 2.3.3 FPGA时钟复位部分 | 第15页 |
| 2.4 RS232串口电平转换电路 | 第15-16页 |
| 2.5 ARINC429发送电平转换电路 | 第16页 |
| 2.6 ARINC429接收电平转换电路 | 第16-18页 |
| 第三章 ARINC429总线通讯板卡的FPGA设计 | 第18-38页 |
| 3.1 分通道与合并模块程序设计 | 第19-22页 |
| 3.1.1 分通道模块 | 第19-20页 |
| 3.1.2 合并模块 | 第20-22页 |
| 3.2 ARINC429收发通道程序设计 | 第22-38页 |
| 3.2.1 ARINC429总线概述 | 第22-24页 |
| 3.2.2 ARINC429收发通道模块概述 | 第24-25页 |
| 3.2.3 上位机至板卡数据分类 | 第25-26页 |
| 3.2.4 上位机至板卡的配置信息 | 第26-28页 |
| 3.2.5 配置运算 | 第28-30页 |
| 3.2.6 循环起止信号生成 | 第30页 |
| 3.2.7 各RAM循环起止信号控制 | 第30-31页 |
| 3.2.8 循环RAM存储 | 第31-33页 |
| 3.2.9 循环发送控制 | 第33-35页 |
| 3.2.10 ARINC429发送 | 第35-36页 |
| 3.2.11 ARINC429接收 | 第36-38页 |
| 第四章 验证设计板卡 | 第38-54页 |
| 4.1 代码规则检查 | 第38-42页 |
| 4.1.1 代码规则检查工具介绍 | 第38-39页 |
| 4.1.2 代码规则设置 | 第39-42页 |
| 4.2 验证计划 | 第42-45页 |
| 4.3 验证平台 | 第45-51页 |
| 4.3.1 接口 | 第45-47页 |
| 4.3.2 断言 | 第47-48页 |
| 4.3.3 邮箱 | 第48-49页 |
| 4.3.4 枚举和结构 | 第49-50页 |
| 4.3.5 类 | 第50-51页 |
| 4.4 验证平台组件 | 第51-54页 |
| 4.4.1 数据生成类 | 第51-52页 |
| 4.4.2 驱动类 | 第52页 |
| 4.4.3 监视器 | 第52页 |
| 4.4.4 记分牌 | 第52-53页 |
| 4.4.5 环境类 | 第53-54页 |
| 第五章 测试结果 | 第54-57页 |
| 5.1 代码规则检查结果 | 第54-55页 |
| 5.2 代码覆盖率结果 | 第55-56页 |
| 5.3 验证平台检查结果 | 第56页 |
| 5.4 实测波形图结果 | 第56-57页 |
| 结论 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 在校期间的科研成果 | 第62页 |