基于FPGA实时视频图像网络传输系统设计
| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题的研究背景 | 第8-9页 |
| 1.2 视频网络传输系统研究现状及趋势 | 第9-11页 |
| 1.2.1 国外研究现状 | 第9-10页 |
| 1.2.2 国内研究现状 | 第10-11页 |
| 1.2.3 视频网络传输系统发展趋势 | 第11页 |
| 1.3 论文的主要研究内容 | 第11-13页 |
| 第2章 视频网络传输系统总体框架及相关技术介绍 | 第13-20页 |
| 2.1 视频网络传输系统整体框架设计 | 第13-14页 |
| 2.2 FPGA技术简介 | 第14-16页 |
| 2.3 视频传输处理技术介绍 | 第16-18页 |
| 2.3.1 视频信号处理相关概念 | 第16-17页 |
| 2.3.2 视频信号处理流程 | 第17-18页 |
| 2.4 视频网络传输系统模块划分 | 第18-19页 |
| 2.5 本章小结 | 第19-20页 |
| 第3章 基于SAA7113图像采集的实现 | 第20-31页 |
| 3.1 SAA7113解码芯片简介 | 第20-21页 |
| 3.2 ITU656标准数据格式 | 第21页 |
| 3.3 采集模块设计 | 第21-30页 |
| 3.3.1 I2C模块的Verilog设计 | 第22-26页 |
| 3.3.2 SAA7113芯片初始化过程 | 第26-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第4章 基于FPGA的图像处理模块实现 | 第31-45页 |
| 4.1 有效图像数据的提取 | 第31-36页 |
| 4.2 视频数据格式及压缩实现 | 第36-39页 |
| 4.3 视频数据的缓存 | 第39-43页 |
| 4.3.1 RAM乒乓结构 | 第39-41页 |
| 4.3.2 网络数据包的缓存 | 第41-43页 |
| 4.4 本章小结 | 第43-45页 |
| 第5章 网络传输模块实现 | 第45-60页 |
| 5.1 FPGA对DM9000A的控制模块 | 第45-58页 |
| 5.1.1 DM9000A的初始化 | 第46-50页 |
| 5.1.2 DM9000A的IO控制 | 第50-58页 |
| 5.2 数据包发送模块 | 第58-59页 |
| 5.3 本章小结 | 第59-60页 |
| 第6章 整个系统的测试分析 | 第60-66页 |
| 6.1 系统的测试 | 第60-63页 |
| 6.2 整个系统的演示分析 | 第63-65页 |
| 6.3 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-73页 |
| 致谢 | 第73页 |
