| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-23页 |
| 1.1 SOI技术介绍 | 第11-13页 |
| 1.2 SOI高压器件的国内外动态 | 第13-17页 |
| 1.2.1 SOI高压器件横向耐压 | 第13-15页 |
| 1.2.2 SOI高压器件纵向耐压 | 第15-17页 |
| 1.3 横向超结功率器件的发展 | 第17-21页 |
| 1.4 论文的研究意义和内容 | 第21-23页 |
| 1.4.1 论文的研究意义 | 第21-22页 |
| 1.4.2 本文的主要工作 | 第22-23页 |
| 第二章 SOI横向高压器件的耐压机理 | 第23-29页 |
| 2.1 引言 | 第23页 |
| 2.2 SOI高压器件耐压机理 | 第23-26页 |
| 2.2.1 器件击穿机理 | 第23-24页 |
| 2.2.2 介质场增强理论 | 第24-25页 |
| 2.2.3 薄硅层SOI器件耐压机理 | 第25-26页 |
| 2.3 结终端技术 | 第26-28页 |
| 2.3.1 场板技术 | 第26-27页 |
| 2.3.2 线性变掺杂 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 部分超薄SOI LDMOS新结构 | 第29-53页 |
| 3.1 引言 | 第29页 |
| 3.2 部分超薄SOI LDMOS新结构及原理 | 第29-31页 |
| 3.3 器件仿真结果与分析 | 第31-40页 |
| 3.3.1 漂移区长度对器件的影响 | 第31-32页 |
| 3.3.2 漂移区浓度对器件的影响 | 第32-33页 |
| 3.3.3 第一层场板对器件的影响 | 第33-34页 |
| 3.3.4 第二层场板对器件的影响 | 第34-36页 |
| 3.3.5 厚介质层长度对器件的影响 | 第36-38页 |
| 3.3.6 比导通电阻的仿真 | 第38-39页 |
| 3.3.7 阈值电压的仿真 | 第39-40页 |
| 3.4 器件工艺设计流程与版图设计 | 第40-48页 |
| 3.4.1 器件工艺设计流程 | 第40-42页 |
| 3.4.2 器件的版图设计 | 第42-48页 |
| 3.5 器件的测试与分析 | 第48-52页 |
| 3.6 本章小结 | 第52-53页 |
| 第四章 部分超结薄层SOI LDMOS | 第53-67页 |
| 4.1 引言 | 第53页 |
| 4.2 部分超结薄层SOI LDMOS新结构及其机理 | 第53-55页 |
| 4.3 部分超结薄层SOI LDMOS仿真结果与分析 | 第55-58页 |
| 4.4 部分超结器件工艺流程与版图设计 | 第58-63页 |
| 4.4.1 工艺流程设计 | 第58-60页 |
| 4.4.2 版图设计 | 第60-63页 |
| 4.5 测试与分析 | 第63-65页 |
| 4.6 本章小结 | 第65-67页 |
| 第五章 总结 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间取得的成果 | 第72-73页 |