2.5GSPS数据转换模块的研制
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 课题的研究背景与意义 | 第14-15页 |
| 1.2 JESD204B高速转换器的优势与现状 | 第15-16页 |
| 1.3 本文内容及结构安排 | 第16-18页 |
| 第二章 转换器基本理论研究 | 第18-31页 |
| 2.1 采样定理 | 第18-19页 |
| 2.1.1 基带采样定理 | 第18-19页 |
| 2.1.2 带通采样定理 | 第19页 |
| 2.2 多速率信号处理 | 第19-22页 |
| 2.2.1 整数倍抽取 | 第20-21页 |
| 2.2.2 整数倍内插 | 第21-22页 |
| 2.3 数字下变频 | 第22-26页 |
| 2.3.1 数字下变频的基本原理 | 第22-23页 |
| 2.3.2 数字下变频的基本方法 | 第23-26页 |
| 2.4 数字上变频 | 第26页 |
| 2.5 转换器JESD204B串行接口 | 第26-30页 |
| 2.5.1 物理层 | 第27页 |
| 2.5.2 数据链路层 | 第27-30页 |
| 2.5.3 传输层 | 第30页 |
| 2.6 本章小结 | 第30-31页 |
| 第三章 2.5GSPS通用数据转换模块的设计 | 第31-56页 |
| 3.1 转换器芯片的选型 | 第31-33页 |
| 3.2 ADC模拟前端的设计 | 第33-40页 |
| 3.2.1 差分直接耦合输入 | 第33-34页 |
| 3.2.2 单端输入的中频下抽样 | 第34-38页 |
| 3.2.3 单端输入的基带采样 | 第38-39页 |
| 3.2.4 巴伦的选择 | 第39-40页 |
| 3.3 DAC模拟信号输出接口的设计 | 第40-44页 |
| 3.4 时钟通道设计 | 第44-49页 |
| 3.4.1 时钟设计的考虑 | 第44-47页 |
| 3.4.2 时钟详细设计 | 第47-49页 |
| 3.5 电源设计 | 第49-55页 |
| 3.5.1 电源需求 | 第50-52页 |
| 3.5.2 电源架构设计 | 第52-53页 |
| 3.5.3 各模块电源设计 | 第53-55页 |
| 3.6 本章小结 | 第55-56页 |
| 第四章 数据传输接口及多板同步设计 | 第56-80页 |
| 4.1 ADC与FPGA数据接口设计 | 第56-62页 |
| 4.1.1 接口参数设置 | 第57-58页 |
| 4.1.2 FPGA中JESD204B接收块设计 | 第58-62页 |
| 4.2 DAC与FPGA数据接口逻辑设计 | 第62-66页 |
| 4.2.1 接口参数设置 | 第62-64页 |
| 4.2.2 FPGA中JESD204B发送块设计 | 第64-66页 |
| 4.3 多板同步设计 | 第66-73页 |
| 4.3.1 确定性延迟 | 第67-69页 |
| 4.3.2 转换器与FPGA接口的延迟设计 | 第69-72页 |
| 4.3.3 多板同步的设计 | 第72-73页 |
| 4.4 高速数据链路的信号完整性仿真 | 第73-79页 |
| 4.4.1 仿真条件 | 第73-74页 |
| 4.4.2 仿真环境 | 第74-76页 |
| 4.4.3 仿真结果分析 | 第76-79页 |
| 4.5 本章小结 | 第79-80页 |
| 第五章 全文总结 | 第80-81页 |
| 5.1 本文主要工作 | 第80页 |
| 5.2 下一步工作 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 个人简历 | 第84-85页 |
