| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 主要符号表 | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题来源及研究的目的 | 第11页 |
| 1.2 综合数据信息处理平台的现状及分析 | 第11-13页 |
| 1.3 论文的组织结构 | 第13-14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 需求分析与总体方案设计 | 第15-30页 |
| 2.1 需求分析 | 第15-16页 |
| 2.2 技术要求 | 第16-18页 |
| 2.2.1 功能概述 | 第16-17页 |
| 2.2.2 处理部分 | 第17-18页 |
| 2.2.3 接口部分 | 第18页 |
| 2.2.4 通信部分 | 第18页 |
| 2.2.5 环境适应性 | 第18页 |
| 2.3 开发思路和步骤 | 第18-19页 |
| 2.4 主要关键技术 | 第19-20页 |
| 2.5 总体方案及主要器件选型 | 第20-29页 |
| 2.5.1 综合数据信息处理平台概述 | 第20页 |
| 2.5.2 综合数据信息处理平台组成 | 第20-22页 |
| 2.5.3 PowerPC芯片的选型及说明 | 第22-24页 |
| 2.5.4 FPGA芯片的选型及说明 | 第24页 |
| 2.5.5 DSP芯片的选型及说明 | 第24-27页 |
| 2.5.6 操作系统的选择 | 第27-28页 |
| 2.5.7 节点间通信方式和总线的选择 | 第28页 |
| 2.5.8 节点内通信方式和总线的选择 | 第28-29页 |
| 2.6 本章小结 | 第29-30页 |
| 第三章 硬件详细设计 | 第30-51页 |
| 3.1 系统组成概述 | 第30页 |
| 3.2 MPC8280设计 | 第30-34页 |
| 3.2.1 资源分配 | 第30页 |
| 3.2.2 SDRAM接口设计 | 第30-31页 |
| 3.2.3 BootFlash接口设计 | 第31-32页 |
| 3.2.4 dataFlash接口设计 | 第32页 |
| 3.2.5 网络接口设计 | 第32-33页 |
| 3.2.6 串口设计 | 第33页 |
| 3.2.7 加载方式设计 | 第33-34页 |
| 3.2.8 JTAG接口设计 | 第34页 |
| 3.2.9 硬件上电配置 | 第34页 |
| 3.3 定点DSP设计 | 第34-38页 |
| 3.3.1 资源分配 | 第35页 |
| 3.3.2 DDR2接口设计 | 第35页 |
| 3.3.3 HPI接口设计 | 第35-37页 |
| 3.3.4 SRIO设计 | 第37页 |
| 3.3.5 硬件上电配置 | 第37页 |
| 3.3.6 启动方式设计 | 第37-38页 |
| 3.3.7 JTAG接口设计 | 第38页 |
| 3.4 浮点DSP设计 | 第38-40页 |
| 3.4.1 资源分配 | 第39页 |
| 3.4.2 SDRAM接口设计 | 第39页 |
| 3.4.3 HPI接口设计 | 第39页 |
| 3.4.4 硬件上电配置 | 第39-40页 |
| 3.4.5 启动方式设计 | 第40页 |
| 3.5 FPGA设计 | 第40-42页 |
| 3.5.1 SRIO接口设计 | 第41-42页 |
| 3.5.2 启动方式设计 | 第42页 |
| 3.6 通信方式设计 | 第42-44页 |
| 3.7 复位电路设计 | 第44页 |
| 3.8 时钟电路设计 | 第44-45页 |
| 3.9 电源设计 | 第45-47页 |
| 3.10 信号完整性设计 | 第47-50页 |
| 3.11 本章小结 | 第50-51页 |
| 第四章 调试与验证 | 第51-70页 |
| 4.1 硬件设备形态 | 第51页 |
| 4.2 调试及验证准备 | 第51-52页 |
| 4.3 TMS320C6455/TMS320C6713调试及验证 | 第52-54页 |
| 4.4 MPC8280调试及验证 | 第54-58页 |
| 4.4.1 开发环境简介 | 第54-55页 |
| 4.4.2 BSP的调试步骤 | 第55-57页 |
| 4.4.3 功能调试 | 第57-58页 |
| 4.5 HPI通信调试及验证 | 第58-61页 |
| 4.6 处理器高速通信调试及验证 | 第61-63页 |
| 4.7 SRIO调试及验证 | 第63-65页 |
| 4.7.1 硬件测试 | 第63-65页 |
| 4.7.2 配置测试 | 第65页 |
| 4.8 功能及性能的符合性 | 第65-67页 |
| 4.9 主要功能测试 | 第67-69页 |
| 4.9.1 数据通信链路测试 | 第67-68页 |
| 4.9.2 控制链路测试 | 第68-69页 |
| 4.10 用户验证 | 第69页 |
| 4.11 本章小结 | 第69-70页 |
| 第五章 结论 | 第70-72页 |
| 5.1 工作总结 | 第70页 |
| 5.2 研究展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |