微型SAR硬件系统设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 微型SAR硬件系统研究背景和意义 | 第11-12页 |
| 1.2 微型SAR硬件系统国内外研究现状 | 第12-15页 |
| 1.2.1 国外研究现状 | 第12-15页 |
| 1.2.2 国内研究现状 | 第15页 |
| 1.3 本文的主要工作与结构安排 | 第15-17页 |
| 1.3.1 主要工作 | 第15-16页 |
| 1.3.2 结构安排 | 第16-17页 |
| 第二章 微型SAR硬件系统分析及总体方案设计 | 第17-30页 |
| 2.1 理论基础 | 第17-22页 |
| 2.1.1 调频连续波（FMCW）技术 | 第17-18页 |
| 2.1.2 去调频（dechirp）技术 | 第18-20页 |
| 2.1.3 数字下变频（DDC）原理 | 第20-22页 |
| 2.2 系统工作参数分析 | 第22-25页 |
| 2.2.1 系统主要参数 | 第22-23页 |
| 2.2.2 雷达工作频率 | 第23页 |
| 2.2.3 发射信号带宽 | 第23页 |
| 2.2.4 隔离度 | 第23-24页 |
| 2.2.5 发射功率 | 第24页 |
| 2.2.6 脉冲重复频率PRF | 第24-25页 |
| 2.3 系统总体方案设计 | 第25-28页 |
| 2.3.1 系统总体结构 | 第25-26页 |
| 2.3.2 机载前端结构 | 第26-27页 |
| 2.3.3 显示控制与成像处理 | 第27-28页 |
| 2.4 系统设计流程 | 第28-29页 |
| 2.5 设计工具 | 第29页 |
| 2.6 本章小结 | 第29-30页 |
| 第三章 频率源及收发模块设计与实现 | 第30-47页 |
| 3.1 发射机指标与方案 | 第30-31页 |
| 3.1.1 发射机具体指标 | 第30-31页 |
| 3.1.2 发射机总体方案 | 第31页 |
| 3.2 发射机频率源合成方式 | 第31-36页 |
| 3.2.1 直接式模拟频率合成技术 | 第31-32页 |
| 3.2.2 锁相环(PLL)频率合成技术 | 第32-34页 |
| 3.2.3 直接数字频率合成器（DDS） | 第34-35页 |
| 3.2.4 组合方案 | 第35-36页 |
| 3.3 频率源合成方案设计 | 第36-38页 |
| 3.3.1 线性调频信号产生方案 | 第36-37页 |
| 3.3.2 DDS芯片选型 | 第37-38页 |
| 3.3.3 AD9914介绍 | 第38页 |
| 3.4 AD9914模块设计 | 第38-43页 |
| 3.4.1 AD9914工作模式 | 第38-40页 |
| 3.4.2 AD9914配置模式 | 第40页 |
| 3.4.3 Zynq控制AD9914 | 第40-43页 |
| 3.5 接收机指标及方案 | 第43-44页 |
| 3.5.1 接收机指标 | 第43-44页 |
| 3.5.2 接收机总体方案 | 第44页 |
| 3.6 接收机AD采样模块 | 第44-45页 |
| 3.6.1 芯片选型 | 第44-45页 |
| 3.6.2 AD9640模块 | 第45页 |
| 3.7 收发模块隔离度 | 第45-46页 |
| 3.8 本章小结 | 第46-47页 |
| 第四章 数据采集及控制单元 | 第47-69页 |
| 4.1 模块方案设计 | 第47-48页 |
| 4.1.1 模块要求 | 第47页 |
| 4.1.2 模块方案 | 第47-48页 |
| 4.2 ZYNQ介绍 | 第48-52页 |
| 4.2.1 ZYNQ框架 | 第49页 |
| 4.2.2 Zynq片上资源 | 第49-50页 |
| 4.2.3 AXI接口总线 | 第50-52页 |
| 4.3 Zynq外围电路设计 | 第52-58页 |
| 4.3.1 电源模块 | 第52-53页 |
| 4.3.2 时钟模块 | 第53页 |
| 4.3.3 Zynq配置电路 | 第53-55页 |
| 4.3.4 复位电路 | 第55页 |
| 4.3.5 DDR | 第55-56页 |
| 4.3.6 以太网 | 第56-57页 |
| 4.3.7 USB接口 | 第57页 |
| 4.3.8 存储 | 第57-58页 |
| 4.4 DDC模块设计 | 第58-64页 |
| 4.4.1 DDC抽取因子 | 第58页 |
| 4.4.2 DDC方案 | 第58-59页 |
| 4.4.3 DDC实现 | 第59-64页 |
| 4.5 Zynq硬件平台集成 | 第64-68页 |
| 4.5.1 硬件平台集成流程 | 第64-65页 |
| 4.5.2 创建Vivado工程 | 第65-68页 |
| 4.6 本章小结 | 第68-69页 |
| 第五章 印刷电路板及系统测试 | 第69-75页 |
| 5.1 PCB设计 | 第69-71页 |
| 5.1.1 PCB整体方案 | 第69-70页 |
| 5.1.2 布局、布线和层数 | 第70页 |
| 5.1.3 实物图展示 | 第70-71页 |
| 5.2 时序仿真验证 | 第71-73页 |
| 5.2.1 Zynq片上资源统计 | 第71页 |
| 5.2.2 DDC时序仿真 | 第71-72页 |
| 5.2.3 AD9914仿真 | 第72-73页 |
| 5.3 实地场景验证 | 第73-74页 |
| 5.3.1 场景实验 | 第73-74页 |
| 5.3.2 结果及分析 | 第74页 |
| 5.4 本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 总结 | 第75页 |
| 6.2 展望 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
