CAMPER：一种高效能处理器核体系结构关键技术研究与实现
| 摘要 | 第1-13页 |
| Abstract | 第13-15页 |
| 第一章 绪论 | 第15-23页 |
| ·研究背景 | 第15-18页 |
| ·传统处理器体系结构的局限性 | 第15-16页 |
| ·多核处理器体系结构的发展机遇 | 第16-18页 |
| ·研究思路 | 第18-20页 |
| ·研究内容 | 第20-22页 |
| ·论文结构 | 第22-23页 |
| 第二章 相关研究 | 第23-35页 |
| ·高效能流水线技术 | 第23-26页 |
| ·POWER6处理器流水线结构 | 第24-25页 |
| ·ITANIUM2处理器流水线结构 | 第25-26页 |
| ·多核多线程技术 | 第26-29页 |
| ·OPENSPARC T2处理器结构 | 第28-29页 |
| ·向量扩展技术 | 第29-31页 |
| ·MIC微体系结构 | 第30-31页 |
| ·功耗优化方法研究 | 第31-32页 |
| ·系统容错方法研究 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第三章 CAMPER体系结构的精简核设计 | 第35-55页 |
| ·引言 | 第35-36页 |
| ·总体结构 | 第36-39页 |
| ·系统结构 | 第36-38页 |
| ·预测执行 | 第38页 |
| ·前瞻机制 | 第38-39页 |
| ·微体系结构 | 第39-50页 |
| ·流水线 | 第39-41页 |
| ·执行模型 | 第41-43页 |
| ·指控流水线 | 第43-44页 |
| ·软硬结合的多级分支预测 | 第44-46页 |
| ·软硬结合的指令分派 | 第46-47页 |
| ·寄存器映射 | 第47-50页 |
| ·精简的设计实现 | 第50-53页 |
| ·低开销的指令分派 | 第51页 |
| ·虚拟多端口存储部件 | 第51-52页 |
| ·精简结构性能比较 | 第52-53页 |
| ·评估分析 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 CAMPER的多线程向量扩展技术 | 第55-69页 |
| ·引言 | 第55页 |
| ·向量多线程的技术原理 | 第55-56页 |
| ·面向高性能计算的向量指令集扩展 | 第56-58页 |
| ·寄存器堆 | 第57页 |
| ·指令扩展 | 第57-58页 |
| ·多线程向量执行模型 | 第58-60页 |
| ·多路分组交叉线程调度模型 | 第58-59页 |
| ·向量掩码条件执行模型 | 第59-60页 |
| ·多线程向量存储结构 | 第60-64页 |
| ·向量存储层次 | 第60-61页 |
| ·向量与标量数据的一致性 | 第61页 |
| ·向量数据的批量载入机制 | 第61-62页 |
| ·实验评估 | 第62-64页 |
| ·多线程向量的性能分析模型 | 第64-67页 |
| ·矩阵乘法算法描述 | 第64-65页 |
| ·存储带宽分析模型 | 第65-66页 |
| ·存储器延迟模型 | 第66页 |
| ·L2 Cache大小 | 第66页 |
| ·评估分析 | 第66-67页 |
| ·本章小结 | 第67-69页 |
| 第五章 CAMPER的低功耗设计 | 第69-93页 |
| ·能量均衡的处理器设计 | 第69-70页 |
| ·体系结构设计阶段的低功耗设计 | 第70-74页 |
| ·软件驱动的处理器待命 | 第70-71页 |
| ·软件驱动的电源关断 | 第71-73页 |
| ·软件驱动的动态电压/频率调整 | 第73-74页 |
| ·逻辑设计阶段的低功耗设计 | 第74-80页 |
| ·层次式时钟门控 | 第74-76页 |
| ·基于指令队列的循环检测与执行 | 第76-79页 |
| ·流量感知的动态频率调节技术 | 第79-80页 |
| ·物理设计阶段的低功耗设计 | 第80-88页 |
| ·设计实现的基本流程 | 第80-81页 |
| ·CPF文件的编写 | 第81页 |
| ·基于CPF的综合 | 第81-82页 |
| ·支持PSO设计的特殊物理单元 | 第82-83页 |
| ·支持PSO设计的电源规划 | 第83-84页 |
| ·PSO单元的组织 | 第84-87页 |
| ·面向低功耗的物理检查 | 第87-88页 |
| ·低功耗设计效果评估 | 第88-91页 |
| ·硅前的浪涌电流分析 | 第88-90页 |
| ·硅前的实验与验证 | 第90-91页 |
| ·本章小结 | 第91-93页 |
| 第六章 CAMPER高可靠设计技术 | 第93-101页 |
| ·引言 | 第93页 |
| ·片上存储的高可靠性设计 | 第93-99页 |
| ·传统的片上Cache存储体容软错误设计方法 | 第94-95页 |
| ·路交叉的低开销Cache存储体容软错误设计方法 | 第95-98页 |
| ·实验数据与分析 | 第98-99页 |
| ·多线程向量容错执行模型 | 第99-100页 |
| ·本章小结 | 第100-101页 |
| 第七章 原型样片评测 | 第101-109页 |
| ·TENT总体结构 | 第101-102页 |
| ·TENT性能评测结果 | 第102-108页 |
| ·SPEC CPU 2000测试 | 第102-104页 |
| ·SPEC CPU 2006测试 | 第104-105页 |
| ·SPEC JVM测试 | 第105-106页 |
| ·STREAM测试 | 第106-107页 |
| ·NPB测试 | 第107-108页 |
| ·本章小结 | 第108-109页 |
| 第八章 结束语 | 第109-113页 |
| ·工作总结 | 第109-110页 |
| ·未来研究方向 | 第110-113页 |
| 致谢 | 第113-115页 |
| 参考文献 | 第115-125页 |
| 作者在学期间取得的学术成果 | 第125-127页 |
| 作者在学期间取得的科研成果 | 第127-129页 |
| 作者在学期间参加的科研项目 | 第129页 |
