针对AES加密算法的研究及其FPGA实现
| 中文摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题研究背景及意义 | 第9页 |
| ·研究现状 | 第9-13页 |
| ·国内外加密算法研究现状 | 第9-10页 |
| ·数据加密标准的研究现状 | 第10-11页 |
| ·软硬件实现方式研究现状 | 第11-13页 |
| ·主要研究内容及组织结构 | 第13-15页 |
| 第二章 AES 算法研究 | 第15-34页 |
| ·分组密码 | 第15-17页 |
| ·AES 算法的基本运算 | 第17-20页 |
| ·含有有限个元素的域 | 第17页 |
| ·有限域上的多项式 | 第17-18页 |
| ·有限域上多项式的运算 | 第18-20页 |
| ·AES 算法描述 | 第20-33页 |
| ·状态矩阵与密钥矩阵 | 第20-22页 |
| ·工作模式 | 第22-25页 |
| ·整体结构 | 第25-26页 |
| ·轮变换与密钥扩展 | 第26-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 AES 算法优化设计 | 第34-43页 |
| ·算法性能分析 | 第34页 |
| ·算法优化 | 第34-38页 |
| ·S-盒优化设计 | 第34-37页 |
| ·列混合变换优化 | 第37-38页 |
| ·算法结构优化 | 第38-42页 |
| ·AES 流水线结构研究 | 第38-41页 |
| ·混合流水线结构优化设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 AES 加密系统 FPGA 设计与实现 | 第43-56页 |
| ·设计流程及环境 | 第43-46页 |
| ·开发环境 | 第43-45页 |
| ·设计流程 | 第45-46页 |
| ·系统架构 | 第46-47页 |
| ·自定义 AES IP Core 的设计 | 第47-52页 |
| ·字节代换模块设计 | 第48页 |
| ·密钥扩展模块的设计 | 第48-50页 |
| ·有限状态机的设计 | 第50-52页 |
| ·AES Nios 系统设计 | 第52-54页 |
| ·软件设计 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 系统仿真和性能分析 | 第56-61页 |
| ·系统仿真 | 第56-59页 |
| ·性能分析 | 第59-60页 |
| ·系统特点 | 第60页 |
| ·本章小结 | 第60-61页 |
| 第六章 总结和展望 | 第61-63页 |
| ·全文总结 | 第61页 |
| ·展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 附录一 英文缩略语表 | 第67-68页 |
| 攻读学位期间发表的学术论文 | 第68页 |
| 攻读学位期间参加的科研项目 | 第68页 |
