基于FPGA的H.264/AVC CAVLC熵编码的可重构设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·引言 | 第10页 |
| ·研究背景及意义 | 第10-12页 |
| ·国内外研究现状 | 第12页 |
| ·本文的组织结构 | 第12-14页 |
| 第二章 视频编码标准 | 第14-24页 |
| ·视频压缩 | 第14页 |
| ·视频编码标准的发展历史 | 第14-16页 |
| ·H.26x标准 | 第14-15页 |
| ·MPEG标准 | 第15页 |
| ·H.264/AVC标准 | 第15-16页 |
| ·AVS标准 | 第16页 |
| ·H.264视频压缩标准 | 第16-23页 |
| ·H.264算法的分层设计 | 第16页 |
| ·H.264/AVC编解码器 | 第16-18页 |
| ·H.264/AVC关键技术 | 第18-23页 |
| ·帧内预测 | 第18-20页 |
| ·帧间预测 | 第20-21页 |
| ·整数变换与量化 | 第21-22页 |
| ·熵编码 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 CAVLC简介 | 第24-30页 |
| ·UVLC | 第24-25页 |
| ·CAVLC中的语法元素 | 第25页 |
| ·CAVLC原理分析 | 第25-26页 |
| ·CAVLC编码过程 | 第26-28页 |
| ·CAVLC解码过程 | 第28页 |
| ·CAVLC和UVLC的比较 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第四章 FPGA与可重构技术 | 第30-41页 |
| ·FPGA简介 | 第30-36页 |
| ·FPGA编程技术 | 第30-31页 |
| ·FPGA结构 | 第31-34页 |
| ·FPGA设计流程 | 第34-36页 |
| ·可重构概念和原理 | 第36-40页 |
| ·静态可重构和动态可重构 | 第36-37页 |
| ·动态部分可重构 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第五章 可重构模块设计与综合 | 第41-60页 |
| ·ISE FOUDATION | 第41页 |
| ·硬件描述语言 | 第41-42页 |
| ·硬件描述语言的发展趋势 | 第41-42页 |
| ·编码模块设计 | 第42-49页 |
| ·编码Coeff_token | 第43-44页 |
| ·编码TrailingOne符号 | 第44页 |
| ·编码非零系数赋值Level | 第44-46页 |
| ·编码total_zeros | 第46-47页 |
| ·编码run_before | 第47-48页 |
| ·编码设计综合 | 第48-49页 |
| ·解码模块设计 | 第49-59页 |
| ·对coeff_token的解码 | 第51-52页 |
| ·对拖尾系数符号的解码 | 第52页 |
| ·对Level幅值的解码 | 第52-54页 |
| ·解码total_zeros | 第54-55页 |
| ·解码游程run_before | 第55-57页 |
| ·合并 | 第57页 |
| ·解码设计综合 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第六章 可重构设计与实现 | 第60-71页 |
| ·开发环境与实验平台 | 第60-61页 |
| ·开发环境 | 第60页 |
| ·XUPV2P实验平台 | 第60-61页 |
| ·EAPR设计实现 | 第61-70页 |
| ·处理系统搭建与顶层设计 | 第63-65页 |
| ·编/解码模块实例验证与提取 | 第65-68页 |
| ·验证方案 | 第65-66页 |
| ·实例 | 第66-67页 |
| ·编码仿真 | 第67-68页 |
| ·解码仿真 | 第68页 |
| ·模块的执行与编译 | 第68-69页 |
| ·配置时间 | 第69页 |
| ·实验结果及分析 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第七章 总结与展望 | 第71-73页 |
| ·全文总结 | 第71页 |
| ·研究展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 附录 | 第78-82页 |
