| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 1 绪论 | 第12-19页 |
| ·课题研究背景及来源 | 第12页 |
| ·课题研究目的及意义 | 第12-13页 |
| ·等效器设计模型和结构 | 第13-14页 |
| ·等效器设计模型 | 第13页 |
| ·等效器的典型结构 | 第13-14页 |
| ·国内外研究现状及发展趋势 | 第14-17页 |
| ·国外自动测试系统的发展现状 | 第14-15页 |
| ·国内自动测试系统的发展现状 | 第15-17页 |
| ·本课题研究内容和论文结构 | 第17-19页 |
| 2 等效器系统总体方案设计 | 第19-24页 |
| ·系统设计思想和原则 | 第19页 |
| ·系统功能和技术指标 | 第19-20页 |
| ·系统总体方案设计 | 第20-22页 |
| ·系统工作流程 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 3 等效器系统设计的关键技术 | 第24-32页 |
| ·系统设计所采用总线技术 | 第24-28页 |
| ·USB 总线高速数据传输接口 | 第24-25页 |
| ·CAN 总线分布式控制 | 第25-27页 |
| ·微控制器与 FPGA 总线通信 | 第27-28页 |
| ·冗余容错可靠性技术 | 第28-29页 |
| ·实时监控中数据缓冲及多路数据调度 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 4 等效器系统应用层协议的设计 | 第32-39页 |
| ·系统通信帧结构的设计 | 第32页 |
| ·上位机向主控模块发送命令通信流程 | 第32-34页 |
| ·主控模块向各功能模块转发命令通信流程 | 第34页 |
| ·CAN 总线网路协议 | 第34-38页 |
| ·CAN 总线通信帧结构的设计 | 第34-37页 |
| ·CAN 总线网络实时通信及冗余切换机制 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 5 等效器系统各功能模块软硬件设计 | 第39-83页 |
| ·模拟量模块设计 | 第39-48页 |
| ·模拟直流信号模块设计 | 第39-43页 |
| ·正弦交流信号模块设计 | 第43-46页 |
| ·平台力矩电流模块设计 | 第46-48页 |
| ·时间指令开关量模块设计 | 第48-50页 |
| ·数字量模块设计 | 第50-55页 |
| ·RS422 异步串行通信发送模块设计 | 第50-53页 |
| ·RS422 异步串行通信接收模块设计 | 第53-55页 |
| ·USB 总线接口设计 | 第55-58页 |
| ·CAN 总线通信模块设计 | 第58-67页 |
| ·CAN 节点硬件设计 | 第58-60页 |
| ·CAN 节点与 FPGA 通信接口 | 第60-61页 |
| ·CAN 节点与 FPGA 通信接口逻辑设计 | 第61-62页 |
| ·CAN 主节点设计 | 第62-64页 |
| ·CAN 主节点逻辑关键数据结构计算法 | 第64-66页 |
| ·CAN 子节点程序设计 | 第66-67页 |
| ·主控模块设计 | 第67-82页 |
| ·主控 FPGA 接收上位机命令 | 第68-71页 |
| ·主控 FPGA 对完整的命令帧进行解码，缓冲 | 第71-72页 |
| ·主控模块与模拟量、数字量模块通信 | 第72-74页 |
| ·主控 FPGA 与 CAN 主节点协同控制实现 CAN 冗余切换 | 第74-75页 |
| ·用 FPGA 内部 Block RAM 构造异步 FIFO | 第75-79页 |
| ·多路数据读数调度模块的设计 | 第79-82页 |
| ·本章小结 | 第82-83页 |
| 6 上位机软件设计与系统测试 | 第83-98页 |
| ·模拟直流量上位机软件设置界面及测试 | 第83-85页 |
| ·平台力矩电流上位机软件设置界面及测试 | 第85-86页 |
| ·时间指令信号上位机软件设置界面及测试 | 第86-87页 |
| ·正弦交流信号上位机软件设置界面及测试 | 第87-89页 |
| ·RS422 异步串行通信上位机软件设置界面及测试 | 第89-91页 |
| ·CAN 总线网络测试 | 第91-96页 |
| ·多路数据实时监控测试 | 第96-97页 |
| ·本章小结 | 第97-98页 |
| 7 结论与展望 | 第98-100页 |
| ·结论 | 第98-99页 |
| ·展望 | 第99-100页 |
| 参考文献 | 第100-103页 |
| 攻读硕士期间发表的论文及取得的研究成果 | 第103-104页 |
| 致谢 | 第104页 |
