短波段频率数字合成与精确测量技术
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-13页 |
| ·课题背景 | 第7-8页 |
| ·概述 | 第8-12页 |
| ·频率合成方法 | 第8-10页 |
| ·CPLD测频 | 第10-11页 |
| ·串行通信 | 第11-12页 |
| ·课题方案论证 | 第12页 |
| ·本文主要研究的内容及安排 | 第12-13页 |
| 2 锁相环(PLL)频率合成技术分析 | 第13-19页 |
| ·PLL的基本构成 | 第13页 |
| ·PLL的基本工作原理 | 第13-15页 |
| ·数字锁相环(DPLL)的各个部件原理 | 第15-18页 |
| ·数字鉴相器(DPD) | 第15-16页 |
| ·数字环路滤波器(DLF) | 第16-17页 |
| ·数控振荡器(DCO) | 第17-18页 |
| ·锁相频率合成的主要性能指标 | 第18-19页 |
| ·频率长期稳定性 | 第18页 |
| ·频率转换时间 | 第18页 |
| ·频率范围 | 第18页 |
| ·频道数和频道间隔 | 第18页 |
| ·频率噪声 | 第18-19页 |
| 3 系统的整体电路设计及实现 | 第19-42页 |
| ·GPS基准源 | 第19-21页 |
| ·DPLL模块设计 | 第21-29页 |
| ·AD9549芯片简介 | 第21-26页 |
| ·AD9549的控制方法 | 第26-27页 |
| ·AD9549的硬件电路设计 | 第27-29页 |
| ·滤波电路设计 | 第29-33页 |
| ·信号放大电路设计 | 第33-34页 |
| ·CPLD逻辑电路设计 | 第34-35页 |
| ·ARM控制模块设计 | 第35-37页 |
| ·显示模块设计 | 第37-39页 |
| ·电源模块设计 | 第39-42页 |
| 4 系统的软件设计及实现 | 第42-50页 |
| ·CPLD测频系统说明 | 第42-46页 |
| ·等精度测频原理及误差分析 | 第42-43页 |
| ·测频VHDL程序及仿真 | 第43-46页 |
| ·CPLD与ARM的串行通信程序 | 第46-50页 |
| 5 系统调试及结果分析 | 第50-53页 |
| ·硬件电路调试 | 第50-51页 |
| ·软件调试及分析 | 第51-53页 |
| 6 结束语 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-56页 |
